1、2019/5/9,1,综合设计实例,-简易数字频率计,电子通信工程学院 于玉亭,2019/5/9,2,综合设计实例 -简易数字频率计,教学目的：,熟练应用常用数字电路的VHDL设计；,熟悉复杂数字电路的分析与设计过程；,掌握自顶而下的顶层设计方法。,重点,2019/5/9,3,在电子技术中，频率是最基本的参数之一，许多测量方案和测量结果都与频率有十分密切的关系，因此频率的测量就显得更为重要。,数字频率计是一种最基本的测量仪器，它广泛的应用于航天、测控、通讯、微波器件等领域。,综合设计实例 -简易数字频率计,2019/5/9,4,综合设计实例 -简易数字频率计,2019/5/9,5,综合设计实例
2、 -简易数字频率计,2019/5/9,6,1、设计要求,简易数字频率计的VHDL设计。要求：,四位十进制频率计，测量范围1-9999Hz，测量精度1Hz。 四个七段数码管稳定显示测量结果。,2019/5/9,7,2、顶层设计,2019/5/9,8,简易频率计工作时序图1,2、顶层设计,2019/5/9,9,2、顶层设计,使能,清零,2019/5/9,10,简易频率计工作时序图2,2、顶层设计,2019/5/9,11,2、顶层设计,锁存器信号,2019/5/9,12,简易频率计工作时序图3,2、顶层设计,2019/5/9,13,2、顶层设计,使能清零,锁存控制信号,扫描信号,2019/5/9,1
3、4,2、顶层设计,计 数 器 ：记录待测信号1秒内上升沿个数锁 存 器 ：把计数器的最终结果存储下来 七 段 数 码 管：显示锁存器结果 时序控制电路：为计数器提供使能和清零时序，为锁存器提供锁存时钟，为七段数码管显示提供扫描信号。,2019/5/9,15,3、编程及仿真,设计各个模块,顶层实体调用,2019/5/9,16,3、编程及仿真,顶层设计文件,2019/5/9,17,4、硬件验证测试,1KHz,待测信号,1Hz,2019/5/9,18,4、硬件验证测试,硬件测试结果,2019/5/9,19,小结,通过顶层设计分析把简易频率计分为时序控制电路、计数器、锁存器、七段数码管驱动电路等四大模块构成。每个模块由基本的数字电路构成。顶层文件调用每个模块实现设计功能。,2019/5/9,20,谢谢！,
