ENC28J60数据手册.PDF

1、 2006 Microchip Technology Inc. 高级信息 DS39662A_CN ENC28J60 数据手册 带 SPI接口的独立 以太网控制器DS39662A_CN 第 ii 页 高级信息 2006 Microchip Technology Inc. 提供本文档的中文版本仅为了便于理解。请勿忽视文档中包含 的英文部分，因为其中提供了有关 Microchip 产品性能和使用 情况的有用信息。 Microchip Technology Inc.及其分公司和相 关公司、各级主管与员工及事务代理机构对译文中可能存在的 任何差错不承担任何责任。建议参考 Microchip Techno

2、logy Inc. 的英文原版文档。 本出版物中所述的器件应用信息及其他类似内容仅为您提供便 利，它们可能由更新之信息所替代。确保应用符合技术规范， 是您自身应负的责任。Microchip对这些信息不作任何明示或 暗示、书面或口头、法定或其他形式的声明或担保，包括但不 限于针对其使用情况、质量、性能、适销性或特定用途的适用 性的声明或担保。 Microchip 对因这些信息及使用这些信息而 引起的后果不承担任何责任。如果将 Microchip 器件用于生命 维持和 / 或生命安全应用，一切风险由买方自负。买方同意在 由此引发任何一切伤害、索赔、诉讼或费用时，会维护和保障 Microchip 免

3、于承担法律责任，并加以赔偿。在 Microchip 知识 产权保护下，不得暗中或以其他方式转让任何许可证。 商标 Microchip 的名称和徽标组合、 Microchip 徽标、 Accuron、 dsPIC、 KEELOQ、 microID、 MPLAB、 PIC、 PICmicro、 PICSTART、 PRO MATE、 PowerSmart、 rfPIC和 SmartShunt均为 Microchip Technology Inc. 在美国和其他国 家或地区的注册商标。 AmpLab、 FilterLab、 Migratable Memory、 MXDEV、 MXLAB、SEEVAL

4、、SmartSensor 和 The Embedded Control Solutions Company 均为 Microchip Technology Inc. 在美国的 注册商标。 Analog-for-the-Digital Age、 Application Maestro、 dsPICDEM、 dsPICDEM.net、 dsPICworks、 ECAN、 ECONOMONITOR、 FanSense、 FlexROM、 fuzzyLAB、 In-Circuit Serial Programming、 ICSP、 ICEPIC、 Linear Active Thermistor、 M

5、PASM、 MPLIB、 MPLINK、 MPSIM、 PICkit、 PICDEM、 PICDEM.net、 PICLAB、 PICtail、 PowerCal、 PowerInfo、 PowerMate、 PowerTool、 REAL ICE、 rfLAB、 rfPICDEM、 Select Mode、 Smart Serial、 SmartTel、 Total Endurance、 UNI/O、 WiperLock和 Zena 均为 Microchip Technology Inc. 在美国和其他国家或地区的 商标。 SQTP 是 Microchip Technology Inc. 在

6、美国的服务标记。 在此提及的所有其他商标均为各持有公司所有。 2006, Microchip Technology Inc. 版权所有。 请注意以下有关 Microchip器件代码保护功能的要点： M i c r o c h i p 的产品均达到 Microchip 数据手册中所述的技术指标。 M i c r o c h i p 确信：在正常使用的情况下， Microchip 系列产品是当今市场上同类产品中最安全的产品之一。 目前，仍存在着恶意、甚至是非法破坏代码保护功能的行为。就我们所知，所有这些行为都不是以 Microchip 数据手册中规定的 操作规范来使用 Microchip产品的。这

7、样做的人极可能侵犯了知识产权。 M i c r o c h i p 愿与那些注重代码完整性的客户合作。 M i c r o c h i p 或任何其他半导体厂商均无法保证其代码的安全性。代码保护并不意味着我们保证产品是 “牢不可破”的。 代码保护功能处于持续发展中。 Microchip承诺将不断改进产品的代码保护功能。任何试图破坏 Microchip 代码保护功能的行为均可视 为违反了数字器件千年版权法案 （Digital Millennium Copyright Act）。如果这种行为导致他人在未经授权的情况下，能访问您的 软件或其他受版权保护的成果，您有权依据该法案提起诉讼，从而制止这种行

8、为。 Microchip 位于美国亚利桑那州 Chandler和 Tempe 及位于加利福尼亚 州 Mountain View 的全球总部、设计中心和晶圆生产厂均于 2003年 10月通过了 ISO/TS-16949:2002 质量体系认证。公司在 PICmicro 8 位单片机、 KEELOQ 跳码器件、串行 EEPROM、单片机外设、非易失 性存储器和模拟产品方面的质量体系流程均符合 ISO/TS- 16949:2002。此外， Microchip在开发系统的设计和生产方面的质量体 系也已通过了 ISO 9001:2000 认证。 2006 Microchip Technology Inc

9、. 高级信息 DS39662A_CN 第 1页 ENC28J60 以太网控制器特性 IEEE 802.3 兼容的以太网控制器 集成 MAC和 10 BASE-T PHY 接收器和冲突抑制电路 支持一个带自动极性检测和校正的 10BASE-T端 口 支持全双工和半双工模式 可编程在发生冲突时自动重发 可编程填充和 CRC生成 可编程自动拒绝错误数据包 最高速度可达 10 Mb/s的 SPI接口 缓冲器 8 KB 发送 /接收数据包双端口 SRAM 可配置发送 /接收缓冲器大小 硬件管理的循环接收 FIFO 字节宽度的随机访问和顺序访问（地址自动递增） 用于快速数据传送的内部 DMA 硬件支持的

10、IP校验和计算 介质访问控制器 （MAC）特性 支持单播、组播和广播数据包 可编程数据包过滤，并在以下事件的逻辑“与” 和“或”结果为真时唤醒主机： - 单播目标地址 - 组播地址 - 广播地址 - Magic Packet - 由 64位哈希表定义的组目标地址 - 多达 64字节的可编程模式匹配 （偏移量可由 用户定义） 环回模式 物理层 （PHY）特性 整形输出滤波器 环回模式 工作特性 两个用来表示连接、发送、接收、冲突和全 /半双 工状态的可编程 LED 输出 使用两个中断引脚的七个中断源 25 MHz 时钟 带可编程预分频器的时钟输出引脚 工作电压范围是 3.14V 到 3.45V

11、TTL电平输入 温度范围：-40C 到 +85C （工业级） ， 0C 到 +70C （商业级）（仅 SSOP封装） 28 引脚 SPDIP、 SSOP、 SOIC和 QFN 封装 封装类型 ENC28J60 28 引脚 PDIP、 SSOP 和 SOIC 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 OSC2 OSC1 LEDA LEDB TPIN+ TPIN- INT WOL 1 2 3 4 5 6 7 891 0 28 27 26 25 24 23 22 21 20 19 ENC28J

12、60 11 12 13 14 18 17 16 15 VDDOSC VDDTX TPOUT+ TPOUT- 28 引脚 QFN RESET CS SO SI SCK RBIAS VSSRX CLKOUT VCAP VDDRX VSSOSC VDDPLL VSSPLL VSSTX VDD VSS VCAP OSC2 OSC1 VDDRX VSSTX TPOUT+ TPOUT- LEDA LEDB VDDOSC VSSOSC VDDTX VDDPLL VSSPLL CLKOUT RESET CS SO SI TPIN+ TPIN- RBIAS INT WOL SCK VDD VSS VSSRX 带

13、SPI 接口的独立以太网控制器 ENC28J60 DS39662A_CN 第 2页 高级信息 2006 Microchip Technology Inc. 目录 1.0 概述 . 3 2.0 外部连接 5 3.0 存储器构成 11 4.0 串行外设接口（SPI） 25 5.0 以太网概述 31 6.0 初始化 33 7.0 发送和接收数据包 39 8.0 接收过滤器 47 9.0 双工模式配置和协商 53 10.0 流量控制 55 11.0 复位 . 59 12.0 中断 . 65 13.0 直接存储器访问控制器 75 14.0 掉电 . 77 15.0 内置自测试控制器 79 16.0 电气

14、特性 83 17.0 封装信息 89 索引 . 95 客户支持 97系统信息和升级热线 97 读者反馈表 98 产品标识体系 99 致客户 我们旨在提供最佳文档供客户正确使用 Microchip 产品。为此，我们将不断改进出版物的内容和质量，使之更好地满足您的要求。 出版物的质量将随新文档及更新版本的推出而得到提升。 如果您对本出版物有任何问题和建议，请通过电子邮件联系我公司 TRC 经理，电子邮件地址为 CTRC，或将本 数据手册后附的 读者反馈表传真到 86-21-5407 5066。我们期待您的反馈。 最新数据手册 欲获得本数据手册的最新版本，请查询我公司的网站： http:/ 查看数据

15、手册中任意一页下边角处的文献编号即可确定其版本。文献编号中数字串后的字母是版本号，例如： DS30000A是DS30000 的 A 版本。 勘误表 现有器件可能带有一份勘误表，描述了实际运行与数据手册中记载内容之间存在的细微差异以及建议的变通方法。一旦我们了解到 器件 / 文档存在某些差异时，就会发布勘误表。勘误表将注明其所适用的硅片版本和文件版本。 欲了解某一器件是否存在勘误表，请通过以下方式之一查询： Microchip 网站：http:/ 当地 Microchip 销售办事处（见最后一页） 在联络销售办事处时，请说明您所使用的器件型号、硅片版本和数据手册版本 （包括文献编号）。 客户通知

16、系统 欲及时获知 Microchip 产品的最新信息，请到我公司网站 上注册。 2006 Microchip Technology Inc. 高级信息 DS39662A_CN 第 3页 ENC28J60 1.0 概述 ENC28J60 是带有行业标准串行外设接口（Serial Peripheral Interface， SPI）的独立以太网控制器。 它可 作为任何配备有 SPI的控制器的以太网接口。 ENC28J60 符合 IEEE 802.3 的全部规范，采用了一系 列包过滤机制以对传入数据包进行限制。 它还提供了一 个内部 DMA 模块，以实现快速数据吞吐和硬件支持的 IP校验和计算。

17、与主控制器的通信通过两个中断引脚和 SPI 实现，数据传输速率高达 10 Mb/s。两个专用的引 脚用于连接 LED，进行网络活动状态指示。 图 1-1所示为ENC28J60的简化框图。 图 1-2所示为使 用该器件的典型应用电路。 要将单片机连接到速率为 10 Mbps 的以太网，只需 ENC28J60、两个脉冲变压器 和一些无源元件即可。 ENC28J60由七个主要功能模块组成： 1. SPI接口充当主控制器和 ENC28J60之间通 信通道。 2. 控制寄存器用于控制和监视 ENC28J60。 3. 双端口RAM缓冲器用于接收和发送数据包。 4. 判优器当DMA、 发送和接收模块发出请求

18、时 对 RAM缓冲器的访问进行控制。 5. 总线接口对通过 SPI接收的数据和命令进行 解析。 6. MAC（Medium Access Control）模块实现 符合 IEEE 802.3 标准的 MAC逻辑。 7. PHY（物理层）模块对双绞线上的模拟数据 进行编码和译码。 该器件还包括其他支持模块，诸如振荡器、片内稳压 器、电平变换器（提供可以接受 5V 电压的 I/O 引脚）和 系统控制逻辑。 图 1-1： ENC28J60框图 双端口 RAM 8 KB DMA与 IP校验和 TXBM RXBM 判优器 流量控制 主机接口 控制 寄存器 25 MHz 上电 PHY 总线接口 SPI R

19、MII接口 MIIM接口 TPOUT+ TPOUT- TPIN+ TPIN- TX RX RBIAS OSC1 OSC2 系统控制 CS (1) SI (1) SO SCK (1) INT WOL VCAP CLKOUT LEDA LEDB RESET (1) RXF （过滤器） RX TX MAC 通道 0 通道 1 缓冲器 注 1： 这些引脚可以接受 5V的电压。 稳压器 复位 振荡器 通道 0 通道 1ENC28J60 DS39662A_CN 第 4页 高级信息 2006 Microchip Technology Inc. 图 1-2：典 型 的 ENC28J60 接口 表 1-1： I

20、/O 引脚说明 引脚名称 引脚号 引脚 类型 缓冲器 类型 说明 SPDIP、 SOIC和 SSOP QFN VCAP 1 25 P 来自内部稳压器的 2.5V输出。 必须将此引脚通过一个 10 F的电容连接 到 VSSTX。 VSS 2 26 P 参考接地端。 CLKOUT 3 27 O 可编程时钟输出引脚。 (1) INT 4 28 O INT中断输出引脚。 (2) WOL 5 1 O LAN中断唤醒输出引脚。 (2) SO 6 2 O SPI接口的数据输出引脚。 (2) SI 7 3 I ST SPI接口的数据输入引脚。 (3) SCK 8 4 I ST SPI接口的时钟输入引脚。 (3

21、) CS 9 5 I ST SPI接口的片选输入引脚。 (3,4) RESET 10 6 I ST 低电平有效器件复位输入。 (3, 4) VSSRX 11 7 P PHY RX的参考接地端。 TPIN- 12 8 I ANA 差分信号输入。 TPIN+ 13 9 I ANA 差分信号输入。 RBIAS 14 10 I ANA PHY 的偏置电流引脚。 必须将此引脚通过2k （1%）的电阻连接到 VSSRX。 VDDTX 15 11 P PHY TX的正电源端。 TPOUT- 16 12 O 差分信号输出。 TPOUT+ 17 13 O 差分信号输出。 VSSTX 18 14 P PHY TX

22、的参考接地端。 VDDRX 19 15 P PHY RX的正 3.3V 电源端。 VDDPLL 20 16 P PHY PLL的正 3.3V 电源端。 VSSPLL 21 17 P PHY PLL的参考接地端。 VSSOSC 22 18 P 振荡器的参考接地端。 OSC1 23 19 I DIG 振荡器输入。 OSC2 24 20 O 振荡器输出。 VDDOSC 25 21 P 振荡器的正 3.3V电源端。 LEDB 26 22 O LEDB 驱动引脚。 (5) LEDA 27 23 O LEDA 驱动引脚。 (5) VDD 28 24 P 正 3.3V 电源端。 图注： I = 输入， O

23、= 输出， P = 电源， DIG = 数字输入， ANA = 模拟信号输入， ST = 施密特触发器 注 1： 引脚最大的电流驱动能力为8mA 。 2： 引脚最大的电流驱动能力为4mA 。 3： 引脚可以接受 5V 的电压。 4： 引脚有一个连接到 VDD的内部弱上拉电路。 5： 引脚最大的电流驱动能力为 12 mA。 变压器 MCU TX/RX 缓冲器 MAC PHY LEDA LEDB SI SO SCK INT， WOL SDO SDI SCK INTX ENC28J60 TPIN+/- TPOUT+/- 以太网 RJ45 I/O CS 2006 Microchip Technolog

24、y Inc. 高级信息 DS39662A_CN 第 5页 ENC28J60 2.0 外部连接 2.1 振荡器 ENC28J60 的工作频率为 25 MHz，晶振连接在 OSC1 和 OSC2引脚之间。 ENC28J60要求使用平行切割的晶 体。使用顺序切割的晶体可能会使振荡器产生的频率不 在晶体制造厂商所给的参数范围内。 图 2-1给出了一个 典型的振荡器电路。 ENC28J60 也可由连接到 OSC1 引脚的外部时钟源驱 动，如图 2-2 所示。 图 2-1： 晶振工作原理 图 2-2： 外部时钟源 (1) 2.2 振荡器起振定时器 ENC28J60 包含一个振荡器起振定时器（Oscilla

25、tor Start-up Timer， OST）以确保在使用振荡器和集成 PHY 之前它们已经稳定。 在发生上电复位或从掉电模式唤醒 后， OST 经过 7500 个 OSC1 时钟周期（300 s）后 超时。 在这段延时期间，仍可通过 SPI总线对所有的以 太网寄存器和缓冲器进行读写操作。然而，在这期间不 应试图使用软件发送任何数据包（将 ECON1.TXRTS 置 1） 、使能接收数据包 （将 ECON1.RXEN 置 1）或 访问任何 MAC、 MII 或 PHY 寄存器。 当 OST 超时后， ESTAT 寄存器中的 CLKRDY 位将置 1。 应用程序软件可通过查询此位来确定何时开始

26、正常 的器件操作。 C 1 C 2 XTAL OSC2 RS (1) OSC1 RF (2)至内部逻辑电路 注 1： 对于 AT 条形切割的晶体可能需要一个串联电 阻 RS。 2 ：反馈电阻 RF 通常在210 M 范围内。 ENC28J60 来自外部系统 的 3.3V时钟 OSC1 OSC2 开路 (2) 注 1： 必须遵守占空比的限制条件。 2： 可以使用一个接地电阻以减少系统噪声，但 可能会增加系统的电流消耗。 ENC28J60 注： 在上电复位或 ENC28J60 从掉电模式恢复 后，在发送数据包、使能接收数据包或允 许访问任何 MAC、 MII 或 PHY 寄存器之 前，必须查询 C

27、LKRDY 位。ENC28J60 DS39662A_CN 第 6页 高级信息 2006 Microchip Technology Inc. 2.3 CLKOUT 引脚 系统设计人员可以使用时钟输出引脚作为主控制器或其 他器件的时钟源。CLKOUT 带有一个内部预分频器，可 将时钟输出进行 1、2、3、4 或 8分频。通过 ECOCON 寄存器（寄存器 2-1）使能 CLKOUT 功能并选择预分 频比。 要产生一个干净的时钟信号，当第一次加电时， CLKOUT引脚必须保持一段时间的低电平。当上电复位 结束后，OST 将开始计数。 当 OST 超时后，CLKOUT 引脚开始输出其默认频率为 6.2

28、5 MHz （主时钟的 4 分 频）的时钟信号。在随后的任意时刻如果 ENC28J60通 过软件或 RESET引脚复位，CLKOUT 功能将不会改变 （ECOCON 的值不变）。 器件也可能进入掉电模式且 CLKOUT 功能保持不变。 当退出掉电模式时， OST 将 复位，但 CLKOUT 功能将继续发挥作用。 当禁止 CLKOUT 功能时 （ECOCON = 0）， CLKOUT 引脚被 驱动为低电平。 CLKOUT 功能被设计为，当使能、禁止 CLKOUT 引脚 功能或改变预分频比时，确保延迟时间最短。 不会输出 超出 ECOCON 配置规定频率的高或低电平脉冲。 然 而，当切换频率时，在

29、时钟脉冲产生之前将有 2到 8 个 OSC1 时钟周期的延时（见图 2-3）。 在这期间， CLKOUT 将保持为低电平。 图 2-3： CLKOUT 传输 寄存器 2-1： ECOCON： 时钟输出控制寄存器 ECOCON改变 80 ns 至 320 ns 的延时 U-0 U-0 U-0 U-0 U-0 R/W-1 R/W-0 R/W-0 COCON2 COCON1 COCON0 bit 7 bit 0 bit 7-3 未用：读为0 bit 2-0 COCON2:COCON0：时钟输出配置位 111 = 出厂测试保留位。请勿使用。 不保证抗干扰性能。 110 = 出厂测试保留位。请勿使用。

30、不保证抗干扰性能。 101 = CLKOUT 输出主时钟的 8 分频（3.125 MHz） 100 = CLKOUT 输出主时钟的 4 分频（6.25 MHz） 011 = CLKOUT 输出主时钟的 3 分频（8.333333 MHz） 010 = CLKOUT 输出主时钟的 2 分频（12.5 MHz） 001 = CLKOUT 输出主时钟的 1 分频（25 MHz） 000 = 禁止 CLKOUT。 引脚被驱动为低电平。 图注： R = 可读位 W = 可写位 U = 未用位，读为 0 -n = 上电复位时的值 1 = 置 10 = 清零 x = 未知位 2006 Microchip T

31、echnology Inc. 高级信息 DS39662A_CN 第 7页 ENC28J60 2.4 磁性元件，端接元件和其他外部元件 要实现以太网接口，ENC28J60需要外部连接几个标准 元件。 应按照图 2-4 来连接这些元件。 在差分接收引脚 （TPIN+/TPIN-）上，需要一个专用于 10BASE-T 操作的 1:1 脉冲变压器。 在差分发送引脚 （TPOUT+/TPOUT-）上，需要外接一个带有中心抽头 的 1:1脉冲变压器。 变压器应具有 2 kV以上的电压隔离 性能，以防止静电干扰。变压器特定要求请参见第 16.0 节“电气特性”。两个变压器均需要额外的两个 50 （精度为 1

32、%）的电阻和一个 0.01 F的电容与特定端相 连。 ENC28J60 的内部模拟电路需要在 RBIAS 引脚与地之 间外接一个2k （精度为 1%）的电阻。 为降低功耗， ENC28J60中的某些数字电路工作在 2.5V 标称电压下。 其内部包含一个 2.5V 稳压器以产生所需 的电压，要使之工作稳定，仅需在外部连接一个 10 F 电容。 该电容应连接在 VCAP引脚与地之间。 内部稳压 器无法驱动外部负载。 所有电源引脚都必须与同一个外部 3.3V 电源相连。 类 似的，所有参考地都应在外部连接到相同的接地点。每 个 VDD 和 VSS 引脚对都应连接一个 0.1 F 的陶瓷旁路 电容，该

33、电容应尽可能靠近引脚。 需要相对高的电流才 能驱动双绞线接口，因此所有电缆应尽可能短，并且线 径适中以减少电阻损耗。 图 2-4： 外部连接 I/O SCK SDO SDI INT0 INT1 MCU 5.0V 3.3V电平 转换逻辑 (2) CS SCK SI SO INT WOL ENC28J60 VCAP LEDA LEDB RBIAS TPOUT+ TPOUT- TPIN+ TPIN- 1 2 3 4 5 6 7 8 RJ-45 1:1 CT 1:1 10 F 2K 1% 50 1% 铁氧体 磁环 (1) 0.01 F 3.3V 0.01 F .001 F 2kV 注 1： 铁氧体磁环

34、的额定电流至少为 100 mA。 2： 只有在单片机运行在 5V 电压下时才需要。 50 50 50 1% 1% 1%ENC28J60 DS39662A_CN 第 8页 高级信息 2006 Microchip Technology Inc. 2.5 I/O电平 ENC28J60 是一个工作电压为 3.3V 的器件，它被设计 为易于集成到 5V的系统中。SPI 的 CS，SCK 和 SI输 入以及 RESET引脚都可以承受 5V的电压。 另一方面， 如果主控制器运行在 5V 电压下，当 SPI 和中断输入由 ENC28J60 上的 3.3V CMOS 输出驱动时，它很可能不 符合规范要求，此时需

35、要一个单向电平转换器。 可以使用一个廉价的 74HCT08（四与门） 、74ACT125 （四三态缓冲器）或其他带有 TTL电平输入缓冲器的 5V CMOS 芯片来提供必要的电平转换。使用三态缓冲器便 于系统集成，它可以与其他器件共享 SPI总线。图 2-5 和图 2-6 给出了转换机制实例。 图 2-5： 使用与门转换电平 图 2-6： 使用三态缓冲器转换电平 2.6 LED 配置 LEDA和 LEDB引脚支持复位时的自动极性检测。 可以 在这两个引脚上，以拉电流或灌电流点亮 LED的两种方 式连接 LED。系统复位时， ENC28J60 将检测 LED 的 连接方式，并将 LED驱动为 P

36、HLCON 寄存器配置的默 认状态。 如果在 ENC28J60 运行时改变 LED 的极性， 新极性将在下一次系统复位时才能被检测到。 复位时会自动读取 LEDB 上 LED 的连接状态，并确定 如何初始化 PHCON1.PDPXMD位。 如果引脚采用拉电 流的方式点亮 LED，则复位时此位清零且 PHY 默认为 在半双工模式下运行。 如果引脚采用灌电流的方式点亮 LED，则复位时此位置 1 且 PHY 默认为在全双工模式 下运行。图 2-7 显示了这两种备选模式的电路。 如果 LEDB 引脚上没有连接 LED，则 PDPXMD 位将复位为 不确定值。 图 2-7： LEDB 极性和复位配置选

37、项 I/O SCK SO SI INT0 INT1 MCU CS SCK SI SO INT WOL ENC28J60 CLKOUT OSC1 I/O SCK SO SI INT0 INT1 MCU CS SCK SI SO INT WOL ENC28J60 CLKOUT OSC1 LEDB +3.3V 全双工模式 ： PDPXMD = 1 LEDB 半双工模式 ： PDPXMD = 0 2006 Microchip Technology Inc. 高级信息 DS39662A_CN 第 9页 ENC28J60 寄存器 2-2： PHLCON：PHY 模块 LED控制寄存器 bit 15-12

38、保留：写为0 bit 11-8 LACFG3:LACFG0：LEDA配置位 0000 = 保留 0001 = 显示发送活动（LED 脉冲长度可延长） 0010 = 显示接收活动（LED 脉冲长度可延长） 0011 = 显示冲突活动（LED 脉冲长度可延长） 0100 = 显示链接状态 0101 = 显示双工状态 0110 = 保留 0111 = 显示发送和接收活动（LED 脉冲长度可延长） 1000 = 点亮 1001 = 熄灭 1010 = 快速闪烁 1011 = 慢速闪烁 1100 = 显示链接状态和接收活动 （LED脉冲总是延长的） 1101 = 显示链接状态和发送 /接收活动（LED

39、脉冲总是延长的） 1110 = 显示双工状态和冲突活动 （LED脉冲总是延长的） 1111 = 保留 bit 7-4 LBCFG3:LBCFG0：LEDB配置位 0000 = 保留 0001 = 显示发送活动（LED 脉冲长度可延长） 0010 = 显示接收活动（LED 脉冲长度可延长） 0011 = 显示冲突活动（LED 脉冲长度可延长） 0100 = 显示链接状态 0101 = 显示双工状态 0110 = 保留 0111 = 显示发送和接收活动（LED 脉冲长度可延长） 1000 = 电亮 1001 = 熄灭 1010 = 快速闪烁 1011 = 慢速闪烁 1100 = 显示链接状态和接收

40、活动 （LED脉冲总是延长的） 1101 = 显示链接状态和发送 /接收活动（LED 脉冲总是延长的） 1110 = 显示双工状态和冲突活动 （LED脉冲总是延长的） 1111 = 保留 bit 3-2 LFRQ1:LFRQ0：LED 脉冲延长时间配置位 11 = 保留 10 = 延长 LED脉冲至大约 139 ms 01 = 延长 LED脉冲至大约 73 ms 01 = 延长 LED脉冲至大约 40 ms bit 1 STRCH：LED脉冲延长使能位 1 = 根据 LFRQ配置，可延长 LED脉冲事件将延长 LED脉冲 0 = 仅当可延长 LED脉冲事件发生时才显示 bit 0 保留：写为0

41、R/W-0 R/W-0 R/W-1 R/W-1 R/W-0 R/W-1 R/W-0 R/W-0 r r r r LACFG3 LACFG2 LACFG1 LACFG0 bit 15 bit 8 R/W-0 R/W-0 R/W-1 R/W-0 R/W-0 R/W-0 R/W-1 R/W-x LBCFG3 LBCFG2 LBCFG1 LBCFG0 LFRQ1 LFRQ0 STRCH r bit 7 bit 0 图注： R = 可读位 W = 可写位 r = 保留位 -n = 上电复位时的值 1 = 置 10 = 清零 x = 未知ENC28J60 DS39662A_CN 第 10 页 高级信息 2

42、006 Microchip Technology Inc. 注： 2006 Microchip Technology Inc. 高级信息 DS39662A_CN 第 11页 ENC28J60 3.0 存储器构成 ENC28J60 中所有的存储器都是以静态 RAM 的方式实 现的。 ENC28J60中有三种类型的存储器： 控制寄存器 以太网缓冲器 PHY 寄存器 控制寄存器类存储器包含控制寄存器（ Control Register，CR） 。它们用于进行 ENC28J60 的配置、控 制和状态获取。可以通过 SPI接口直接读写这些控制寄 存器。 以太网缓冲器中包含一个供以太网控制器使用的发送和

43、接收存储空间。 主控制器可以使用 SPI接口对该存储空 间的容量进行编程。 只可以通过读缓冲器和写缓冲器 SPI指令来访问以太网缓冲器（见第 4.2.2 节“读缓冲 存储器命令”和第 4.2.4 节 “写缓冲器命令” ） 。 PHY 寄存器用于进行 PHY 模块的配置、控制和状态获 取。 不可以通过 SPI 接口直接访问这些寄存器，只可通 过 MAC 中的 MII（Media Independent Interface）访问 这些寄存器。 图 3-1 显示了 ENC28J60 的数据存储器构成。 图 3-1： ENC28J60 存储器构成通用 寄存器通用 寄存器通用 寄存器通用 寄存器 00h

44、 19h 1Ah 1Fh 00h 19h 1Ah 1Fh 00h 19h 1Ah 1Fh 00h 19h 1Ah 1Fh Bank 0 Bank 1 Bank 2 Bank 3 0000h 1FFFh = 00 = 01 = 10 = 11 ECON1控制寄存器 以太网缓冲器 00h 1Fh PHY 寄存器 注： 存储器区域未按比例显示。 为了说明其细节，控制存储空间是按比例显示的。 Bank 0中的缓冲器指针ENC28J60 DS39662A_CN 第 12 页 高级信息 2006 Microchip Technology Inc. 3.1 控制寄存器 控制寄存器提供主控制器和片内以太网控制

45、器逻辑电路 之间的主要接口。 写这些寄存器可控制接口操作，而读 这些寄存器则允许主控制器监控这些操作。 控制寄存器存储空间分为四个存储区，可用 ECON1 寄 存器中的存储区选择位 BSEL1:BSEL0 进行选择。 每个 存储区都是 32 字节长，可以用 5位地址值进行寻址。 所有存储区的最后五个单元 （1Bh 到 1Fh）都指向同一 组寄存器：EIE、EIR、ESTAT、ECON2 和 ECON1。 它 们是控制和监视器件工作的关键寄存器，由于被映射到 同一存储空间，因此可以在不切换存储区的情况下很方 便地访问它们。 本节稍后将讨论 ECON1和 ECON2寄存 器。 有些地址未使用。对这

46、些单元执行写操作将被忽略，而 读操作都将返回0。每个存储区中地址为 1Ah 的寄存器 都是保留的；不应对此寄存器进行读写操作。 可以读其 他保留的寄存器，但是不能更改它们的内容。 在读写包 含保留位的寄存器时，应遵守寄存器定义中声明的规 则。 ENC28J60的控制寄存器通常被分为 ETH、 MAC和 MII 三组寄存器。 名称由“E”开头的寄存器属于 ETH 组。 同样，名称由“MA”开头的寄存器属于 MAC 组，名称 由“ MI”开头的寄存器属于 MII组。 表 3-1： ENC28J60控制寄存器映射 Bank 0 Bank 1 Bank 2 Bank 3 地址 名称 地址 名称 地址

47、名称 地址 名称 00h ERDPTL 00h EHT0 00h MACON1 00h MAADR1 01h ERDPTH 01h EHT1 01h MACON2 01h MAADR0 02h EWRPTL 02h EHT2 02h MACON3 02h MAADR3 03h EWRPTH 03h EHT3 03h MACON4 03h MAADR2 04h ETXSTL 04h EHT4 04h MABBIPG 04h MAADR5 05h ETXSTH 05h EHT5 05h 05h MAADR4 06h ETXNDL 06h EHT6 06h MAIPGL 06h EBSTSD 07h

48、 ETXNDH 07h EHT7 07h MAIPGH 07h EBSTCON 08h ERXSTL 08h EPMM0 08h MACLCON1 08h EBSTCSL 09h ERXSTH 09h EPMM1 09h MACLCON2 09h EBSTCSH 0Ah ERXNDL 0Ah EPMM2 0Ah MAMXFLL 0Ah MISTAT 0Bh ERXNDH 0Bh EPMM3 0Bh MAMXFLH 0Bh 0Ch ERXRDPTL 0Ch EPMM4 0Ch 保留 0Ch 0Dh ERXRDPTH 0Dh EPMM5 0Dh MAPHSUP 0Dh 0Eh ERXWRPTL 0Eh EPMM6 0Eh 保留 0Eh 0Fh ERXWRPTH 0Fh EPMM7 0Fh 0Fh 10h EDMASTL 10h EPMCSL 10h 保留 10h 11h EDMASTH 11h EPMCSH 11h MICON 11h 12h EDMANDL 12h 12h MICMD 12h EREVID 13h EDMANDH 13h 13h 13h 14h EDMADSTL 14h EPMOL 14h MIREGADR 14h 15h EDMADSTH 15h EPMOH 15h 保留 15h ECOCON 16h EDMACSL 16h EWOLIE 16h MI