1、第一次作业：1，集成时代以什么来划分？列出每个时代的时间段及大致的集成规模。答：数字集成电路类 别 时 间MOS IC 双极 IC 模拟集成电路SSI 1960s 前期 MSI 1960s1970s 100500 30100LSI 1970s 5002000 100300VLSI 1970s 后期1980s 后期 2000 300ULSI 1980s 后期1990s 后期 GSI 1990s 后期20 世纪初 SoC 20 世纪以后 2，什么是芯片的集成度？它最主要受什么因素的影响？答：集成度：单个芯片上集成的元件（管子）数。受芯片的关键尺寸的影响。3，说明硅片与芯片的主要区别。答：硅片是指由
2、单晶生长，滚圆，切片及抛光等工序制成的硅圆薄片，是制造芯片的原料，用来提供加工芯片的基础材料；芯片是指在衬底上经多个工艺步骤加工出来的，最终具有永久可是图形并具有一定功能的单个集成电路硅片。4，列出集成电路制造的五个主要步骤，并简要描述每一个步骤的主要功能。答：晶圆(硅片)制备(Wafer Preparation)；硅(芯）片制造(Wafer Fabrication)：在硅片上生产出永久刻蚀在硅片上的一整套集成电路。硅片测试/拣选(Die Test/Sort)：单个芯片的探测和电学测试，选择出可用的芯片。装配与封装(Assembly and Packaging)：提供信号及电源线进出硅芯片的界
3、面；为芯片提供机械支持，并可散去由电路产生的热能；保护芯片免受如潮湿等外界环境条件的影响。成品测试与分析（或终测） (Final Test)：对封装后的芯片进行测试，以确定是否满足电学和特性参数要求。5，说明封装的主要作用。对封装的主要要求是什么。答：封装的作用：提供信号及电源线进出硅芯片的界面；为芯片提供机械支持，并可散去由电路产生的热能；保护芯片免受如潮湿等外界环境条件的影响。主要要求：电气要求：引线应当具有低的电阻、电容和电感。机械特性和热特性：散热率应当越高越好;机械特性是指机械可靠性和长期可靠性。低成本：成本是必须要考虑的比较重要的因素之一。6，什么是芯片的关键尺寸？这种尺寸为何重要
4、？自半导体制造业开始以来，芯片的关键尺寸是如何变化的？他对芯片上其他特征尺寸的影响是什么？答：芯片上器件的物理尺寸被称为特征尺寸；芯片上的最小的特征尺寸被称为关键尺寸，且被作为定义制造工艺水平的标准。为何重要：他代表了工艺上能加工的最小尺寸，决定了芯片上的其他特征尺寸，从而决定了芯片的面积和芯片的集成度，并对芯片的性能有决定性的影响，故被定义为制造工艺水平的标准。如何变化：芯片的关键尺寸不断缩小。影响：其他特征尺寸随关键尺寸按比例缩小，包括横向加工尺寸和纵向加工尺寸。7，列出当前封装中将芯片固定在基座上所采用的主要互连技术。答：导线压焊；载带自动压焊；倒装焊8，列出半导体工艺史上的几个主要工艺
5、，并说明当前的主流工艺是什么，以及该工艺的主要优点。答：主要的半导体工艺：1960s，Bipolar (双极型) IC 工艺；1970s，NMOS E/D (增强/耗尽型)工艺；1980s，CMOS 工艺；1990s，BiCMOS 工艺, 砷化镓工艺。主流工艺：CMOS 工艺。主要优点：集成密度高而功耗低。9，试是说明芯片集成率的含义，且说明对特定的工艺而言影响芯片成品率的主要因素是什么及为什么。答：成品率：一个圆片上合格的芯片数占总芯片数的百分比。主要因素：面积。芯片成本= f（芯片面积 )即：面积是衡量芯片成本的基本指标。10，BiCMOS 工艺的主要技术特点是什么？由此所带来的主要优点是
6、什么？答：BiCMOS 工艺是把双极器件和 CMOS 器件同时制作在同一芯片上。它综合了双极器件的高速度、高跨导、强负载驱动能力和 CMOS 器件的高集成度、低功耗和抗干扰能力强的优点，给高速度、高集成度、高性能的 VLSI 的发展开辟了一条新路。第二次作业：1，芯片制造的重要基础是什么？答：芯片的加工环境：是指集成电路（或微电子）产品在加工过程中所接触的除衬底材料、加工设备、能源及加工技术之外的一切物质，包括空气、水、化学试剂、加工所用的各种气体及人员等。衬底材料：集成电路和各种半导体器件制造中所用的基底材料。2，芯片加工环境指什么？半导体产业如何控制芯片制造过程中加工环境的沾污？答：芯片的
7、加工环境：是指集成电路（或微电子）产品在加工过程中所接触的除衬底材料、加工设备、能源及加工技术之外的一切物质，包括空气、水、化学试剂、加工所用的各种气体及人员等。三道防线:净化环境（clean room）：包括空气的净化，人员的净化控制及工艺用水和化学品的净化。硅片清洗（wafer cleaning）：清楚硅片上的污染物（包括有机物和光刻胶） 。吸杂（gettering）：把硅片中的重金属离子和碱金属离子从有源区引到不重要的区域。3，给出半导体制造中沾污及致命缺陷的定义。答：沾污 ：是指半导体制造过程中引入到半导体硅片上的任何危害芯片成品率及电学性能的不希望有的物质。致命缺陷：是指导致硅片上的
8、芯片无法通过电学测试的缺陷。4，说明五类净化间的沾污。答：净化间沾污的主要类型：颗粒；金属杂质；有机物沾污；自然氧化层；静电释放(ESD)5，解释什么是静电释放，并给出在硅片制造中由 ESD 引起的三种问题及 ESD 的三中控制方法。答：ESD 是指静电荷从一个物体向另一个物体末经控制地转移。ESD 的危害性：会使硅表面形成电荷积累，吸引带电颗粒或中性颗粒；瞬时高压（可能几万伏） ；较大的瞬时峰值电流（1A）：栅氧化层击穿；互联线蒸发的诱因；随着器件尺寸的不断缩小，副作用是：对静电的灵敏度越来越高。控制方法：采用防静电的材料；ESD 接地；中和材料上的电荷积累。6，名词解释：（1）1 级净化间
9、（2）10 级 0.3um（3）超细颗粒（4）U（x）答：（1）1 级净化间：指每单位体积内可以接受的 0.5um 颗粒的颗粒数不超过 1 个；（2）10 级 0.3um：指每单位体积内可以接受的 0.3um 颗粒的颗粒数不超过 30 个；（3）超细颗粒：最新的净化空气标准把直径小于 0.1um 的颗粒一直到分立颗粒计数器能检测到的最小颗粒都规定为超细颗粒；（4）U（x）：用“U”描述符来表示，将洁净度定义为 U(x)，其中 x 是每立方米空气中所允许的超细颗粒的最大数。7，举例说明用于微电子器件制造的主要衬底材料类型。答：微电子器件的衬底材料主要有三种：（元素）半导体（硅, 锗） ；化合物半
10、导体（砷化稼,磷化稼,磷化铟） ；绝缘体（碳化硅,立方氮化硼,氮化稼,氮化铝,硒锌） 。8，指出目前最为常用的半导体材料，并给出其被普遍使用的主要原因。答：硅：硅的丰裕度；更高的熔化温度允许更宽的工艺容限（1410） ；更宽的工作温度范围和更高的可靠性；氧化硅的自然生成；氧化层的容易获得，和微电子工艺兼容。9，什么是掺杂？为什么掺杂对半导体制造很重要？说明掺杂硅的两种主要类型及他们之间的最主要区别。答：掺杂是指在半导体材料的特定区域中通过加入某些杂质元素从而改变该材料的电学特性的过程。IC 的核心是制造半导体器件，而制造器件的核心和基础则是形成 PN 结。掺杂可以改变材料的导电类型和导电能力，
11、是形成 PN 结的基础。两种类型：P 型硅，N 型硅；它们之间的最主要区别是掺杂的杂志不同，因为导电的载流子不同。前者掺杂的是三族杂质，导电载流子为空穴；后者掺杂的是五族杂质，导电载流子为电子。因此他们的导电类型也不同，前者材料带正电；后者材料带负电。10，化合物半导体的主要类型，各自的典型材料及主要应用领域。答：III-V 族化合物：砷化镓(GaAs) 锗硅(SiGe)，主要用于高速高频领域；II-VI 族化合物：碲化镉(CdTe) 硒化锌(ZnSe)，主要用于红外探测系统、制造蓝色发光二极管；11，砷化镓相对于硅的主要优缺点及其应用领域。答：主要用于高速高频领域；优点：（1）比硅更高的电子
12、迁移率（应用于高频） ；（2）有减小寄生电容和信号损耗的特性；（3）材料的电阻率更大，容易实现器件之间的隔离；（4）比硅更高的抗辐射性能；（5）切换速度快，更适合用于电脑等；（6）直接带隙材料，发光效率高；缺点：（1）缺乏天然氧化物；（2）材料的脆性；（3）砷的剧毒性需特别控制，提高了成本；（As2O3，砒霜）12，什么是杂质的补偿作用？发生杂质补偿的半导体材料的导电类型如何确定？答：在半导体材料中，当同时存在施主和受主杂质时，因为施主杂质和受主杂质的电性相反，它们之间会发生相互抵消；这种不同类型杂质对导电能力相互抵消的现象称为杂质的补偿作用。半导体材料的导电类型取决于材料中的净杂质浓度。即：
13、当施主杂质浓度高于受主杂质浓度时，经补偿作用后还余若干电子，当它们电离后成为导电电子，此时材料呈现为 n 型半导体；反之，材料则呈现为 p 型半导体。补偿后的净杂质浓度称为有效杂质浓度，可为有效施主浓度或有效受主浓度。第三次作业：1，制造半导体器件的核心是什么？并说明半导体器件工艺的基本原理。答：制造器件的核心则是形成 PN 结；半导体工艺的基本原理:“掺杂”和“补偿” 。掺杂是指在集成电路生产过程中要对半导体材料的特定区域加入一定浓度的特 定杂质来改变该部分材料的类型或杂质浓度从而制作各种器件的方法。在半导体材料中，当同时存在施主和受主杂质时，因为施主杂质和受主杂质的电性相反，它们之间会发生
14、相互抵消；这种不同类型杂质对导电能力相互抵消的现象称为杂质的补偿作用。2，试给出 CMOS IC 芯片制造的 4 种基础工艺，并说明每种工艺的主要作用。答：薄膜制作 (thin film/layer)：形成不同材料构成的工艺层。光刻：是将电路图形转移到覆盖于硅片表面的光刻胶上。刻蚀（etch）：是指在硅片上没有光刻胶保护的地方留下永久性的图形。掺杂(doping)：根据设计的需要，将各种杂质掺杂在需要的位置上，形成晶体管、接触等。3，列出硅片制造厂的 6 个主要生产区，简要说明各区的主要作用，并举例至少一种各区的典型设备。答：芯片制造厂可分成六个独立的生产区：扩散、光刻、刻蚀、薄膜生长、离子注
15、入和抛光。扩散区：通常是进行高温工艺和薄膜淀积的区域，主要设备是高温扩散炉和湿法清洗设备。光刻区：涂胶/显影设备是指用来完成光刻的一系列 操作的工具组合，包括对硅片进行预处理、涂 胶、甩胶、烘干，以及最后将曝光后的硅片送 入显影设备进行显影。刻蚀区：等离子体刻蚀机是一种采用射频能量在真空腔中离化气体分子的设备，它产生一种称为等离子体的物质形态，与硅片顶层的物质发生化学反应，从而实现刻蚀。去胶机也是一种等离子体装置，它在刻蚀结束后，用离化的氧气去掉硅片表面的光刻胶。去胶之后必须在湿法清洗设备上用一种化学溶剂彻底清洗硅片。离子注入区：离子注入区中的离子注入机是亚微米工艺中最常见的掺杂工具，也是离子
16、注入区中最主要的设备。薄膜区：主要用来负责各步骤中的介质层和金属层的淀积。取决于不同的淀积材料，该生产区中有很多不同的设备：化学气相淀积设备和金属溅射工具，以及还会有 SOG(spin-on-glass)系统、快速退火装置(RTP)和湿法清洗设备等。抛光区：为了使硅片表面达到全面平坦化，CMP 工艺通过将硅片表面突出的部分减薄到下凹部分的高度来实现的。CMP 区最主要的设备是抛光机，它是用化学腐蚀和机械研磨相结合的方法来除去硅片顶部所希望的厚度。其它辅助设备：刷片机、清洗装置和测量工具。4，什么是掺杂？硅半导体工艺中采用何种工艺实现掺杂？它们的基本原理是什么？答：掺杂是指在集成电路生产过程中要
17、对半导体材料的特定区域加入一定浓度的特 定杂质来改变该部分材料的类型或杂质浓度从而制作各种器件的方法。扩散：是将掺杂气体导入放有硅片的高温炉中，利用高温将杂质扩散到硅片内的一种方法。离子注入：是将杂质原子变为高能离子束，用其轰击衬底表面使杂质注入硅片内的一种方法。5，半导体工艺中常用的薄膜形成工艺有哪些？并举例说明它们可分别用于哪些材料的淀积（每种工艺只列一种材料）答：氧化 (Oxidation)：氧化硅(栅氧)；淀积 (Deposition)化学气相淀积(CVD)：单晶硅(外延)、多晶硅、氧化硅(场氧)、氮化硅、耐火金属及这类金属的硅化物；物理气相淀积(PVD)：金属薄膜(铝、钛及合金)6，
18、什么是 CMP？其主要作用是什么？最终目的是什么？答：化学机械抛光 (CMP)工艺，用一种特殊的化合物来精细地磨平器件层并减小台阶的高度，是一种将化学腐蚀与机械研磨相结合从而使硅圆片表面达到全面平坦化的工艺方法。CMP 的主要作用是保证硅片表面的平整度，最终目的是为了保证在材料表面进行可靠的淀积。7，什么是外延层？其主要作用是什么？并说明其在当前 IC 工艺中的主要应用。答：外延层是指在单晶结构的衬底材料上形成的具有同样单晶结构的一个薄膜层。主要作用：外延层与衬底有完全相同的晶格结构，且纯度更高，缺陷更少。而且相对于衬底来说，外延层具有较低的掺杂浓度，故可通过工艺实现精细的掺杂和对掺杂范围的控
19、制：外延硅工艺为器件设计者在优化器件性能方面提供了很大的灵活性。主要应用：1，Form a buried layer(埋层) for Bipolar：在提高 PN 结击穿电压的同时降低了集电极电阻。2，Form a base for CMOS transistor:闩锁效应降到最低，提高了器件速度。8，哪些基本工艺方法要用到掩膜板？并说明在这些工艺中掩膜板的主要作用。答：光刻。掩膜版的主要作用是确定了设计图形的尺寸（即器件的尺寸和结构）和位置，以便转移到材料上。9，光刻的主要目的是什么？光刻胶再光刻中的作用是什么？答：目的：在薄膜层上刻蚀出与掩模上完全对应的几何图形以实现选择性掺杂、腐蚀和氧化
20、等目的。作用：光刻区的光刻胶是一种光敏媒介，通过对它进行深紫外线曝光来印制掩膜版的图形，实现图像转移；刻蚀区的光刻胶用于保护不被刻蚀的图形；离子注入区的光刻胶用于掩蔽不需进行掺杂的区域。10，确定有光刻胶覆盖硅片的三个生产区，并简单说明光刻胶在各区的作用。答：光刻区的光刻胶是一种光敏媒介，通过对它进行深紫外线曝光来印制掩膜版的图形，实现图像转移；刻蚀区的光刻胶用于保护不被刻蚀的图形；离子注入区的光刻胶用于掩蔽不需进行掺杂的区域。11，什么是中测？什么是成测？探针测试和芯片成品率的统计分别是在哪一次测试？答：中测：封装前对完成加工的硅片上的所有芯片进行的探针测试和电学测试，已选择出可用的芯片。成
21、测：对封装后的芯片进行的测试，已确定是否满足电学和特性参数要求。探针测试是在中测，成品率统计也是在中测。第四次作业：1，试给出 CMOS 工艺操作的三种基本类型，并说明每种类型的主要作用及主要工艺。答：薄膜制作 (thin film/layer)：形成不同材料构成的工艺层；掺杂(doping)：根据设计的需要，将各种杂质掺杂在需要的位置上，形成晶体管、接触等；图形加工(pattern): 将设计的电路图形转移到半导体晶片的各材料层上。掺杂：半导体工艺中引入掺杂剂主要有两种方法：扩散：是将掺杂气体导入放有硅片的高温炉中，利用高温将杂质扩散到硅片内的一种方法。离子注入：是将杂质原子变为高能离子束，
22、用其轰击衬底表面使杂质注入硅片内的一种方法。薄膜制作：不同材料的薄膜制作所用的工艺不同：氧化 (Oxidation)：氧化硅(栅氧)；淀积 (Deposition) 化学气相淀积(CVD)：单晶硅(外延)、多晶硅、氧化硅(场氧)、氮化硅、耐火金属及这类金属的硅化物；物理气相淀积(PVD)：金属薄膜(铝、钛及合金)图形加工：掩膜制作：即制作一个石英版，其上包含了要在硅片上重复生成的图形。光刻：实现掩膜版到光刻胶上的图形转移；刻蚀：实现光刻胶到硅片表面各种薄膜上的图形转移；2，工艺最后生长在顶层的介质层称为什么？由什么材料构成？其主要作用是什么？答：在集成电路制作好以后，为了防制外部杂质(如潮气、
23、腐蚀性气体、灰尘等)侵入硅片，通常在硅片表面加上一层保护膜，称为钝化。目前，广泛采用的是氮化硅做保护膜，其加工过程是在 450C 以下的低温中，利用高频放电，使 SiH4 和 NH3 气体分解，从而形成氮化硅而落在硅片上。 3，试画出 CMOS 双阱工艺中器件结构的剖面图并在其上标注出主要材料层的名称。答：P+p-epip well n wellp+n+Al (Cu)tungstenSiO2SiO2TiSi2STISTI STI4，IC 集成工艺与分立器件工艺有什么不同？答：器件隔离 IC 制作过程中，如果两个晶体管或其他器件互相毗邻，它们会因短路而不工作。故必须开发出某种隔离工艺模块，使每个
24、器件的工作都独立于其他器件状态的能力。要把晶体管和其他器件合并起来形成电路必需要器件隔离技术和低电阻率的器件互连技术，它们是 IC 集成技术的两个最基本功能 。5，画出标准埋层双极晶体管的剖面结构图并标注出相应的材料图。答：B轻掺杂 P-Sub光刻胶 N epiP+P+P+N epiP PN+N+N+N+CE CE BN+埋层N+埋层SiO2钝化层 1s6，试说明什么是双极晶体管的埋层以及埋层的作用。答：埋层：第一次光刻；在 P 型衬底上注入 As 进行 N 型扩散，之后在晶圆表面淀积一层 N型外延层，则把 N 型扩散区域“埋”在外延层下，将其称为双极晶体管的埋层。埋层作用：1)相当于在外延层
25、下并联一个阻值小的电阻，大大降低了晶体管集电区串联电阻；2)相当于加宽了寄生管的基区宽度，可以减小寄生 pnp 晶体管的影响。7，试说明在标准埋层双极晶体管工艺中器件之间是如何隔离的。答：在外延层上进行 p+扩散，形成穿透外延层的 P+隔离墙, 将外延层分割成若干彼此独立的 N 型隔离“岛” 。岛之间隔着“隔离墙”, 墙两侧形成两个背靠背的 pn 结。电路中相互需要隔离的晶体管和电阻等元件分别做在不同的隔离岛上，以实现各元件间的电隔离。field oxide gate oxide 浅槽隔离把 P 型隔离墙接电路中最低电位(接地)，N 型隔离岛接高电压，使两个结都反偏，从而使每个元器件间相互绝缘
26、的隔离效果最佳，这种设计称为“结隔离” 。8，试说明标准埋层双极晶体管的集电极是如何引出的及其作用。答：形成欧姆接触电极，但在外延层淀积引出处进行高浓度的重掺杂，且穿透外延层和埋层相连，即使集电极欧姆接触为深掺杂的 n 型接触。起作用是进一步降低了晶体管集电极串联电阻和数字电路的输出低电平。9，试描述标准埋层双极晶体管工艺的主要流程并说明光刻掩膜版的作用。答：衬底准备（P 型）氧化光刻 n+埋层区n+埋层区注入清洁表面生长 n-外延隔离氧化光刻 p+隔离区p+隔离注入p+隔离推进光刻硼扩散区硼扩散氧化光刻磷扩散区磷扩散氧化光刻引线孔清洁表面蒸镀金属反刻金属钝化光刻钝化窗口后工序掩膜版：埋层隔离
27、墙P 扩区N 扩区引线孔金属连线钝化窗口10，试说明 MOS IC 中器件之间是如何隔离的，并说明器件隔离的主要作用和基本方法。答：如何隔离：由于 MOS 晶体管之间不共享电器件，所以器件本身就是被 pn 结隔离；但器件会存在漏电流以及寄生的场效应晶体管，所以又进行氧化物隔离来阻止漏电流以及防止寄生场效应晶体管开启。主要作用：阻止漏电流，防止寄生型场效应晶体管开启。基本方法：增加场区氧化层的厚度；增大氧化层下沟道的掺杂浓度（沟道阻断注入）11，试说明什么是 LOCOS 和它的主要作用以及该工艺的主要步骤，并说明该工艺存在的主要问题和解决方法。答：LOCOS 即硅的局部氧化隔离技术，是亚微米以前
28、的硅 IC 制造的标准隔离技术。它是采用选择氧化方法来制备厚的场氧化层，且工艺上形成厚的氧化层和高浓度的杂质注入是利用同一次光刻完成的一种器件隔离技术。步骤：生长一层薄氧化层(pad oxide 垫氧) (LPCVD)淀积氮化硅(nitride)；Mask 1, 光刻/刻蚀形成 nitride 图形; 去胶；离子注入(场注: boron) ；湿法氧化技术形成局部氧化层 (LOCOS)；去除氮化硅和二氧化硅衬垫。作用：减缓表面台阶（是采用选择氧化方法来制备厚的场氧化层，形成的厚氧化层是半埋入方式(部分凹入)的，可减小在材料表面上形成的台阶高度） ；提高场区阈值电压；减小表面漏电流。主要问题：在氮
29、化硅边缘形成“鸟嘴” ；产生白带效应。解决方法：采用其他材料替代热氧化硅做缓冲层；侧墙掩蔽隔离技术(SWAMI)；浅槽沟道隔 离(STI)技术。12，亚微米 CMOS 工艺采用的标准隔离技术是什么？试说明其主要工艺步骤。答：浅槽沟道隔离(STI)技术步骤：Deposit Nitride, Oxide; Etch Nitride, Oxide and Silicon; Strip Photoresist；HDP CVD Oxide；CMP Oxide, Stop on Nitride。第五次作业：1， 试说明 LOCOS 和 STI 中淀积的衬垫氧化硅层以及场注的主要作用。答：垫养的作用：LOC
30、OS 和 STI 中都是作为缓冲层，用于减缓硅衬底与随后淀积的氮化硅之间的应力，改善硅与沟槽填充氧化物间的界面特性；同时保护有源区在去掉氮化物时免受沾污。氮化硅的作用：LOCOS 中作为氧化阻挡层，阻止其下的硅衬底发生氧化反应；STI 中作为缓冲层（保护层） ，在淀积 STI 氧化物时保护有源区及在 CMP 时充当抛光的阻挡层。场注的作用：提高场氧化层下硅表面区的杂质浓度，提高寄生场效应管的阈值电压，防止寄生场效应晶体管开启，从而实现 MOS IC 中器件的隔离。2， 试说明双阱 CMOS 工艺中用到的主要光刻掩膜版及其作用。答：N 阱，P 阱，多晶硅栅，N+源漏，P+源漏，接触孔，通孔，金属
31、互联及钝化孔。3， 列出简化的双阱 CMOS 工艺流程中的主要步骤，并说明该流程的两个主要特点。答：步骤：阱区离子注入；定义有源区刻蚀及在绝缘沟槽中填充氧化物；淀积及形成多晶硅层图形；源区和漏区及衬底接触的离子注入；形成接触和通孔窗口淀积及形成金属层图形。特点：每一材料层都要进行光刻；硅膳自对准，即硅栅先于源漏区形成。4， 请说明在形成晶体管的有源区掺杂过程中需要进行哪些保护？分别用什么材料作为保护层？答：第一次：有源区的轻掺杂漏注入（LDD）时，用光刻胶保护不需注入的其他区域；第二次：在对有源区进行更大剂量的注入之前，用氧化硅形成侧墙环绕多晶硅栅进行保护，以避免发生可能的源漏穿通。第三次：在
32、对有源区进行大剂量的注入时，同时用光刻胶和氧化硅进行保护。5， 接触孔和通孔的作用是什么？它们是如何形成的？什么是钨塞。试说明其主要作用。答：接触孔的作用：在金属和非金属导体间提供电学连接；形成：1）钛的淀积 2）退火3）接触孔光刻，刻蚀金属钛。通孔的作用：为相邻的不同金属层之间提供电学通路。形成：1）第一层层间介质氧化物淀积(化学气相淀积)2）氧化物磨抛 3）第十层掩膜,第一层层间介质刻蚀。钨塞：在接触孔和通孔中填充的导电金属，因为常用钨，故称为钨塞。其作用：形成导体层（金属，多晶硅及源漏区）间的电学通路。6， 金属层间介质的作用是什么？通常用什么材料作层间介质层？答：作用：支撑材料和金属间
33、的绝缘层（以及局部互连介质层）通常用氧化硅作为层间介质层。7， 工艺最后生长在顶层的介质层称为什么？有什么材料构成？其主要作用是什么？答：氮化硅，称为钝化层，其目的是保护产品免受潮气，划伤及淀积的影响。8， 什么是浅槽沟道隔离？其主要作用是什么？说明其主要优点及适用工艺范围？答：是刻蚀掉部分衬底形成沟槽(槽刻蚀)，再在其中回填上介电质(回填)作为相邻器件之间的绝缘体的一种器件隔离方法。又分为：浅槽隔离和深槽隔离。作用：实现器件之间的电学隔离。优点：可以在全平坦化的条件下是鸟嘴区的宽度接近零。应用：0.25um 以下工艺的标准器件隔离技术。9， 试说明在 CMOS 工艺中主要采用的器件隔离技术，
34、并说明每种工艺技术的主要特点和适用范围。答：自隔离：由于 MOS 晶体管之间不共享电器件，所以器件本身就是被 pn 结隔离，又称自隔离(Self-isolated)。MOS IC 中的晶体管之间不需要做 pn 结隔离，因而可大大提高集成度。局部氧化(LOCOS)隔离（CMOS IC）：是亚微米以前的硅 IC 制造的标准工艺。是采用选择氧化方法来制备厚的场氧化层，且工艺上形成厚的场氧化层和高浓度的杂质注入是利用同一次光刻完成的。浅槽沟道隔离（STI） （CMOS IC）：是刻蚀掉部分衬底形成沟槽(槽刻蚀)，再在其中回填上介电质(回填)作为相邻器件之间的绝缘体的一种器件隔离方法。又分为：浅槽隔离和
35、深槽隔离。适合于晶体管密度远超过 的集成电路。硅片绝缘体隔离（SOI)。7210cm10，什么是硅栅自对准技术？简单说明其主要制作步骤和主要优点。答：是一种在晶圆片上用单个掩模形成不同区域的的多层结构的技术，是一种可将两次MASK 步骤合为一次，让多个不同区域一次成形的工艺技术，被称为自对准技术。步骤：Channel Stop Implantation, Boron；Oxide Etch Back, Stop on Nitride；Strip Nitride, Oxide Etch Back, Oxide Annealing。优点：自对准的，它无需重叠设计简化了工艺；减小了电容，提高了器件和电
36、路速度；无需重叠设计消除了多次掩模所引起的对准误差，提高了套准精度即减小了晶体管尺寸 提高了速度，增加了集成度；增加了电路的可靠性；当前 IC 工艺的一种常用的工艺方法。11，试说明 MOS 工艺中存在的自对准结构及他们的主要优点。答：源漏的自对准注入(LDD)：在硅栅工艺中，利用多晶硅栅的掩蔽作用自对准地进行源漏区的杂质注入，并同时完成多晶硅栅的杂质注入。是将两次掩膜步骤合为一次，让 D，S和 G 三个区域一次成形的一种自对准技术。自对准硅化物 (Salicidation)：在 IC 工艺中，形成良好的欧姆接触以减少串联电阻也是CMOS 集成中关键的一环。目前常用硅化物(silicide)形
37、成良好的接触，即硅与难熔金属形成的化合物，具有金属性质，大大降低了多晶硅栅极和源漏区电阻值；氧化物侧墙可以起到使栅极硅化物与源、漏区硅化物断开的作用。Self-aligned Twin Well：Advantage: reduce a photo mask step；Reduce cost；Improve IC chip yield.12，试说明 NMOS 和 PMOS 的源漏是如何形成的及为什么？答：LDD 技术（轻掺杂漏注入技术）结构：在沟道的漏端及源端增加低掺杂区。LDD 使用的较大质量的掺杂材料使硅片的上表面成为非晶态，可降低沟道端口处的掺杂浓度及掺杂浓度的分布梯度，有助于维持浅结。1
38、3，什么是阱？CMOS 工艺中阱的作用是什么？试说明 CMOS 双阱工艺中的阱是如何形成的？答：在硅衬底上形成的、掺杂类型或掺杂浓度与硅衬底不同的局部掺杂区域称为阱(well)，包括：n 阱、p 阱和双阱(dual/twin-well)。作用：对每一种器件独立的设定掺杂分布，从而使两类器件性能都得到优化；可以减轻CMOS 电路的一些常见问题如闩锁效应。如何形成：LPCVD Si3N4N 阱光刻N 阱注入 P（高能）氧化形成氧化硅P 阱光刻P 阱注入 B（高能）14，CMOS 工艺中为什么要形成侧墙？在哪一个工艺环节形成及为什么？并说明其形成步骤及主要作用。答：步骤：1）淀积二氧化硅 2）二氧化
39、硅反刻作用：用来环绕多晶硅栅，作为 n+和 p+源漏注入中的掩膜，挡住杂质离子向栅极下结构（氧化层各半导体层）的注入，防止更大剂量的源漏注入过于接近沟道以致可能发生源漏穿通。15，试给出下图中所示的 CMOS 工艺流程的主要步骤。答：氧化 场氧Silicon substrateSilicon dioxideoxygenoxide光刻胶显影涂光刻胶photoresist掩膜版对准和曝光MaskUV light曝光后的光刻胶exposedphotoresist淀积多晶硅polysiliconSilane gasDopant gas氧化栅氧gate oxideoxygen去胶oxideRF Powe
40、rIonized oxygen gas氧刻蚀photoresistoxideRF PowerIonized CF4 gas多晶硅掩膜和刻蚀RF PoweroxideIonized CCl4 gaspoly gateRF werCF4 or C3F8 or CHF3 O3CF4+O2 or CL2GS D形成有源区top nitrideS DGsilicon nitride淀积氮化硅Contact holesS DG接触孔刻蚀离子注入resistoxDGScanning ion beamS金属淀积和刻蚀drainS DGMetal contacts 16，试给出下图中标号所对应的双阱 CMOS
41、工艺的主要制作步骤。答：14、参数测量；13、形成金属 3 直到压点(Pad)；12、形成金属 2 互连,通孔 3, ILD-311、形成通孔 2 和层间介质 ILD-2；10、形成金属 1 互连(M-1)；9、形成通孔 1 和层间介质 ILD-1；8、局部互连 LI metal；7、形成接触孔；6、源/漏注入；5、侧墙形成；4、轻掺杂漏注入；3、多晶硅栅淀积；2、浅槽沟道隔离；1、双阱注入；第六次作业：1， 试说明 CMOS 工艺在硅片上形成氧化物的主要方法，以及他们间的本质区别。答：硅片上的氧化物有许多种方法产生：热生长和淀积，包括：热氧化法、CVD、热分解淀积法、阳极氧化法、反应溅射法等
42、。本质区别：热生长要消耗表面硅材料，而淀积则不消耗表面硅材料。2， 什么是氧化工艺？请说明氧化工艺为什么需要高温技术？答：氧化，即在硅表面形成一氧化层的能力，是硅集成电路制造技术的基础及关键因素之一。室温下也会生长出自然氧化层，但随后室温下的硅的氧分子都没有足够的扩散能力穿过自然氧化层，故一段时间后氧化反应停止，达不到要求的氧化层厚度。而杂质在氧化硅中的扩散能力与温度成指数关系，因此，要产生连续不断的反应，氧化工艺需要通过升温技术来极大的提高杂质在氧化硅的扩散效率。3， 组成氧化硅的基本单元是什么？他有那两种主要结构？答：基本单元：一个硅原子被四个氧原子包围着的 SiO 四面体。在 SiO2
43、的四面体单元中，每四个氧原子共价键合到一个硅原子，满足了硅原子的化合价；如果每个氧原子是两个四面体的一部分，则氧的化合价也被满足，就形成了规则的晶体结构；而如果不是每个氧原子都是两个四面体的一部分，则为非晶体结构。4，氧在二氧化硅中的基本单元是什么？他有那两种基本形态？答：作用：硅原子位于四面体中心，四个氧原子分别位于四面体的四个顶角上，每四个氧原子共价键合到一个硅原子，满足了硅原子的化合价。结晶形 SiO2 是由 Si-O 四面体单元在三维空间中规则排列构成的，即该四面体单元在原子水平上具有长程有序的晶格周期。当硅暴露在氧气中时，在其上生长的氧化物 SiO2 是非晶体，即它在原子水平上没有长
44、程有序的晶格周期，也就是说，构成 SiO2 的基本单元在晶体内没有以规则的三维形式排列，又称为无定形的二氧化硅，其形态又被称为熔融石英。5， 试说明按结构分类的二氧化硅的基本类型且各举一例，并说明各种类型的主要结构特点。答：按 SiO2 的 Si-O 四面体单元的排列特点将其分为：结晶形 SiO2 和无定形 SiO2。结晶形 SiO2 是由 Si-O 四面体单元在三维空间中规则排列构成的，即该四面体单元在原子水平上具有长程有序的晶格周期。典型的结晶形 SiO2 如方石英、水晶等。当硅暴露在氧气中时，在其上生长的氧化物 SiO2 是非晶体，即它在原子水平上没有长程有序的晶格周期，也就是说，构成
45、SiO2 的基本单元在晶体内没有以规则的三维形式排列，又称为无定形的二氧化硅，其形态又被称为熔融石英。6， 氧化工艺产生的 SiO2 为何种类型？并说明其结构对其强度和密度的影响。答：半导体工艺中用热氧化法生长的 SiO2 是典型的无定形 SiO2。无定形 SiO2 的强度、密度等性质受其晶体内有氧桥与无氧桥的数目之比的影响：在无定形 SiO2 中，与无氧桥相比，有氧桥的部分越大，氧化层的密度、黏合力就越大，受损伤的趋向也就越小。7， 试说明热氧化反应为什么发生在 SiSiO2 界面上，以及这种反应机制有何好处？答：在无定形 SiO2 的网络结构中，每个 Si 原子与四个氧原子形成共价键，而每
46、个氧原子最多与两个 Si 原子形成共价键。氧原子较之硅原子更易挣脱 Si-O 键的束缚化学反应在 Si-SiO2 界面发生。避免硅表面被杂质沾污，起到保护作用。8， 列出氧化硅的五种主要物理参数，并说明实际中如何测试氧化层厚度。答：密度，折射率，电阻率，介电强度， （相对）介电常数。实际中可用折射率，介质强度和介电常数来测量。9， 试说明氧化层在硅工艺中的四种主要用途及主要原因，并举例说明各种用途的主要目的。答：掺杂阻挡层；器件保护层；表面钝化层；电学隔离层；器件介质层。选择扩散的掩蔽层：选择扩散从而实现在特定的区域里的掺杂（定域掺杂） 。SiO2 作为最常见的阻挡层能阻挡掺杂剂进入非掺杂区域
47、。主要原因：硅技术中用到的所有掺杂剂在SiO2 中的扩散速度远低于在硅中的扩散速度；二氧化硅的厚度足够厚；其热膨涨系数与硅的热膨涨系数很接近因而在加热或冷却时，晶圆就不会产生弯曲。器件的保护层和隔离层：避免环境中及后序过程中的沾污；防止对晶圆表面的划伤或损害表面钝化层：热生长的 SiO2 的一个化学特性是：通过束缚硅的悬挂键来降低它的表面态密度，这种效果称为表面钝化；主要作用：减弱环境对器件表面的影响，防止器件的表面和内部受到机械损失和杂质污染；可将硅表面的沾污禁锢在 SiO2 膜中，有助于提高器件的稳定性和可靠性; 有利于控制器件的漏电流和产生稳定栅氧化物，有效地防止器件性能退化。器件和电路
48、中的绝缘层：SiO2 用于介质隔离。常用作金属互连层之间的有效绝缘层，从而起到金属连线保护层的作用；绝大多数晶圆表面用足够厚的氧化层来避免金属层感应导致的晶圆表面的电荷累积效应。MOS 器件的栅氧介质层和电容介质层：硅栅下的极薄的氧化层作为栅和源、漏间的介电质材料，形成栅氧结构；用来让氧化层下面的栅极区产生感应电荷，从而控制器件中的电流；二氧化硅介电常数大，为 34，击穿耐压较高，电容温度系数小，故热氧化法生成的氧化层也可用作硅表面和导电层表面之间形成的电容的介电层。10，什么是表面钝化？它的主要作用是什么？当前 CMOS 工艺中最典型的表面钝化层采用何种材料？答：表面钝化作用：热生长的 Si
49、O2 的一个化学特性是：通过束缚硅的悬挂键来降低它的表面态密度，这种效果称为表面钝化。主要作用：有助于提高器件的稳定性和可靠性：可将硅表面的沾污禁锢在 SiO2 膜中；有利于控制器件的漏电流和产生稳定栅氧化物，有效地防止器件性能退化；减弱环境对器件表面的影响（防潮和避免划伤） 。当前 CMOS 工艺中锋最典型的表面钝化层：氮化硅。11，指出硅工艺中厚度最小的和最大的氧化层的主要应用，并说明它们的作用是否相同，以及为什么。答：t （ A ) 应 用60 100 沟道栅极（栅氧）150 500 栅极氧化、电容绝缘层200 500 LOCOS 氧化2000 5000 掩膜氧化、表面钝化3000 10 000 场氧应用 目的 结构 产生方法自然氧化层是沾污且通
