1、第一章基本内容回顾,1、PN结结构和工作原理 2、MOS器件的电路符号 3、NMOS、PMOS的断面结构图 4、N沟增强型MOS管工作在不同区域时的沟道电流（大信号特性中参数的计算） 5、NMOS小信号等效电路图,第一章基本内容回顾,1、PN结结构和工作原理 2、MOS器件的电路符号 3、NMOS、PMOS的断面结构图 4、N沟增强型MOS管工作在不同区域时的沟道电流（大信号特性中参数的计算） 5、NMOS小信号等效电路图,第一章基本内容回顾,1、PN结结构和工作原理 2、MOS器件的电路符号 3、NMOS、PMOS的断面结构图 4、N沟增强型MOS管工作在不同区域时的沟道电流 5、NMOS小
2、信号等效电路图,第一章基本内容回顾,1、PN结结构和工作原理 2、MOS器件的电路符号 3、NMOS、PMOS的断面结构图 4、N沟增强型MOS管工作在不同区域时的沟道电流 5、NMOS小信号等效电路图,1、PN结结构和工作原理 2、MOS器件的电路符号 3、NMOS、PMOS的断面结构图 4、N沟增强型MOS管工作在不同区域时的沟道电流 5、NMOS小信号等效电路图,1、PN结结构和工作原理 2、MOS器件的电路符号 3、NMOS、PMOS的断面结构图 4、N沟增强型MOS管工作在不同区域时的沟道电流 5、NMOS小信号等效电路图,第二章 集成电路制造技术,集成电路制造技术的进步一直是半导体
3、从业者所追求的目标。现在的集成电路制造技术正在迅速发展，其中CMOS先进工艺技术已经开始由深亚微米（DSM）制造向超深亚微米（VDSM）制造阶段发展，Bipolar先进工艺技术也开始由微米制造向亚微米制造阶段发展，BiCMOS工艺则正在向深亚微米制造的纵深发展。集成电路制造技术的不断发展，不仅需要材料工程、固体物理及半导体器件物理等学科的研究人员的不懈努力，也需要大量的资金投入。虽然集成电路设计工程师不需要完全了解整个制造技术，但是对于基本制造技术及关键单项工艺的学习对集成电路设计是有帮助的。本章基于集成电路设计的需要，介绍了CMOS工艺、Bipolar工艺和BiCMOS工艺的基本工艺过程、关
4、键单项工艺、器件结构及版图。,问题,1、简述扩散技术的基本过程，并总结扩散技术中的注意事项。 2、CMOS基本制造技术有哪些？分析SOI CMOS工艺的特点。 3、 简述P阱CMOS工艺的工艺流程（课堂自学内容）。 4、CMOS设计规则分类？请分别给予解释。 5、简述PN结隔离Bipolar集成电路工艺的工艺流程，画出NPN晶体管剖面图（课堂自学内容）。 6、 BiCMOS工艺的分类？比较各自的特点。 7、 使用场氧化层的原因是什么？为什么它在阱区中经常不需要？ 8、 在什么工艺情况下使用埋层，埋层的引入能解决什么问题？ 9、试分析为什么采用多晶硅而非金属来形成MOS晶体管的栅极？,1、简述扩
5、散技术的基本过程，并总结扩散技术中的注意事项。扩散和离子注入技术统称为掺杂技术，是以杂质离子（5价或3价）取代硅晶圆中的硅原子，使得该硅晶圆带电（正电或负电），当掺杂浓度越高时，带电量就越多。 扩散可以分成两个步骤来进行：首先将浓度很高的杂质沉淀在硅晶圆的表面上，即预扩散，然后建立扩散的条件，如通过高温将杂质离子扩散进入硅晶圆内部。 如果要将P元素（5价）扩散到硅晶圆中，可以先将PH3气体与N2、O2的混合气体一起流入反应晶体中，当工艺设备内部开始加温时，就会引起下列的化学反应：当产生的P2O5到达硅晶体中表面时，又会引起下列的化学反应：结果在表面产生SiO2，同时释放P元素，并且积累在硅晶圆
6、的表面上，而P元素溶入硅晶圆中有一定的限度，它与温度有关，称为固态可溶性。,扩散后硅晶圆内部的杂质离子总数可以表示为：（2.1）其中N表示扩散过程中杂质浓度的最高极限值，D表示高温下的预扩散系数，t为预扩散时间。不过预扩散只能将杂质扩散到硅晶圆的浅层区域，若要将杂质扩散更深一点，就要进行深层扩散。扩散不能精确控制掺杂浓度，并存在比较严重的横向扩散效应，所以当需要低浓度掺杂时，则通常采用离子输入法，即利用高能量的掺杂离子撞击表面，使其掺杂到硅晶圆内部，其中的杂质深度就与赋予杂质能量的大小有关。当杂质注入之后，要将硅晶圆安置在1000左右的炉中进行退火，以便使硅晶圆恢复晶体结构。,2、CMOS基本
7、制造技术有哪些？分析SOI CMOS工艺的特点。CMOS工艺是目前超大规模集成电路系统最理想的制造技术，是片上系统（SOC）设计的基本制造技术。 CMOS的五种主要制造技术包括：N阱CMOS、P阱CMOS、双阱CMOS、SOI CMOS，和铝栅CMOS，其中双阱CMOS是目前的主流CMOS制造技术。 在CMOS集成电路工艺中，PMOS晶体管作为负载器件，NMOS晶体管作为驱动器件，所以要求在硅晶圆上制造PMOS和NMOS。 在实际CMOS工艺中，将一种MOS晶体管在衬底中实现，另一种在不同掺杂的阱中实现。 根据阱的导电类型，CMOS工艺可以分为P阱、N阱及双阱工艺，其中N阱和双阱的工艺流程类似
8、，只是双阱工艺比N阱工艺多一次P阱的注入过程，目前的亚微米、深亚微米CMOS工艺均采用双阱工艺。,P阱CMOS工艺是通过向高阻N型衬底中注入硼而形成P阱，从而在P阱中制造NMOS晶体管；N阱CMOS工艺是通过向高阻P型衬底中注入磷而形成N阱，从而在N阱中制造PMOS晶体管；双阱CMOS工艺是在高阻的硅衬底上，同时形成具有较高杂质浓度的P阱和N阱，其中N阱和P阱是完全相邻的，NMOS晶体管实现在P阱中，而PMOS晶体管实现在N阱中。 在双阱CMOS工艺中，可以独立调节PMOS和NMOS的参数，如阈值电压，使CMOS电路达到最优的性能，而且两种MOS器件之间的距离，也因为独立阱而减小，能实现高密度
9、的集成，所以双阱CMOS工艺是目前最主流的CMOS工艺技术。,以上统称为体硅CMOS工艺，在深亚微米及超深亚微米CMOS工艺，还应用了SOI CMOS工艺，从根本上消除了体硅CMOS工艺固有的寄生闩锁效应，而且具有良好的隔离，所以也能实现高密度的集成。 SOI CMOS电路具有较小的结电容和寄生电容，速度快，抗辐照特性好，但是目前SOI CMOS电路的工艺成本太高，硅膜质量不如体硅好，所以目前仅用于航天、军用电子系统等特殊应用领域。,3、 简述P阱CMOS工艺的工艺流程.(课堂自学内容，课本P29 3.2.1）,4、CMOS设计规则分类？请分别给予解释。设计规则又称为布局规则，用于规范晶体管沟
10、道、接触孔、通孔、有源区、金属连线、多晶硅等层次的最小尺寸及间距参数，以保证集成电路功能的正确性，也保证集成电路的成品率。设计规则具有工艺针对性，如TSMC 0.35 2P4M CMOS工艺，但是不同厂家的同种工艺水平的设计规则也不完全相同，如TSMC 0.35 CMOS设计规则和NEC 0.35 CMOS设计规则就存在很大的区别。,设计规则分为：Micro规则、规则、与规则。Micro规则是直接以规定的实际尺寸大小来表示的，规则是以单一参数来线性表示尺寸，相当于集成电路生产的制造分辨率，与规则分别定义最小的网格线大小与基本的形状大小。目前，最常用的设计规则为Micro规则和规则，有些规则是从
11、Micro规则得到的。,5、简述PN结隔离Bipolar集成电路工艺的工艺流程，画出NPN晶体管剖面图。 Bipolar集成电路的基本制造工艺，可以分为两类：一类是在元器件间要做额外的隔离区。隔离的方法有多种，如PN结隔离、全介质隔离及PN结-介质混合隔离等。采用这种制造工艺的Bipolar集成电路有线性/ECL、TTL/DTL及STTL电路，这些电路的制造工艺基本相同，其中线性/ECL比TTL电路少掺金工序，STTL电路工艺虽不掺金，但是多了制作肖特基势垒二极管(SBD)的工序。 另一类为元器件之间的自隔离。I2L电路采用了这种制造工艺，具体工艺过程在第四章介绍。 对于需要额外隔离的Bipo
12、lar集成电路制造技术，其要点是：通过隔离把硅片分成一定数目互相绝缘的隔离区；在各个隔离区内制作晶体管、电阻等元件；制作互连线，把各个元件按照一定功能连接起来。目前，最主要的Bipolar集成电路制造技术为PN结隔离Bipolar工艺。,课堂自学内容 （课本P12 2.1.2）,6、 BiCMOS工艺的分类？比较各自的特点。 BiCMOS工艺是将Bipolar器件和CMOS器件同时制造在同一芯片上，综合了Bipolar器件的高跨导、强驱动能力和CMOS器件的低功耗、高度集成的优点，为高速、高集成度、高性能及强驱动的集成电路发展开辟了一条新的道路。 目前，BiCMOS主要用于无刷电机驱动、RF电
13、路、LED控制驱动、IGBT控制驱动等芯片设计，对于高度集成的片上系统（SOC）芯片设计，CMOS工艺还是最理想的选择。 按照基本工艺基础，BiCMOS工艺又可以分为以CMOS工艺和以Bipolar工艺为基础的BiCMOS工艺，用于实现不同应用的集成电路。以CMOS工艺为基础的BiCMOS工艺对保证MOS器件的性能比较有利，而以Bipolar工艺为基础的BiCMOS工艺对保证Bipolar器件的性能比较有利。,以CMOS工艺为基础的BiCMOS工艺中，影响BiCMOS集成电路性能的主要是Bipolar器件，如果以Bipolar工艺为基础实现BiCMOS工艺，则对提高双极型器件的性能是有利的。（
14、P40 课堂自学） 目前常用的以PN结隔离Bipolar工艺为基础的BiCMOS器件结构，采用成熟的PN结隔离技术。为了获得大电流下的低饱和压降，采用高浓度的集电极接触扩散；为了防止表面反型，采用沟道隔离环。NPN晶体管的发射区与NMOS晶体管的源漏区掺杂和横向PNP晶体管、纵向PNP晶体管的基区扩散同时进行；NPN晶体管的基区扩散与横向PNP晶体管的集电区及发射区扩散，纵向PNP晶体管的发射区扩散，PMOS晶体管的源漏区扩散同时完成。栅氧化则在PMOS晶体管沟道注入之后进行。,这种结构克服了以CMOS工艺为基础的BiCMOS结构的不足之处，而且还可以用此工艺获得对高压、大电流很有利的纵向PN
15、P晶体管、LDMOS（横向双扩散MOS）和VDMOS（纵向双扩散MOS）结构，以及在混合信号集成电路设计中十分有利的I2L等器件结构。,7、 使用场氧化层的原因是什么？为什么它在阱区中经常不需要？ 形成场隔离区，在场区进行离子注入时防止场开启 阱区本身通过光刻得到的n阱（p阱）已经具备了场隔离的功能,8、 在什么工艺情况下使用埋层，埋层的引入能解决什么问题？基本Bipolar工艺中为了减小寄生PNP晶体管的影响，所以要在制作元器件的外延层和衬底之间制作N+埋层。埋层的选择原则为：杂质固溶度大，以使集电极的串联电阻降低；高温环境下在硅中的扩散系数要小，以减小外延时埋层杂质上推到外延层的距离；与硅
16、衬底的晶格匹配好，以减小应力。所以最理想的埋层杂质是砷（As）,9、试分析为什么采用多晶硅而非金属来形成MOS晶体管的栅极？ MOS晶体管的临界电压（threshold voltage）主要由栅极与沟道材料的功函数（work function）之间的差异来决定，而因为多晶硅本质上是半导体，所以可以借由掺杂不同极性的杂质来改变其功函数。更重要的是，因为多晶硅和底下作为沟道的硅之间能隙（bandgap）相同，因此在降低PMOS或是NMOS的临界电压时可以借由直接调整多晶硅的功函数来达成需求。 反过来说，金属材料的功函数并不像半导体那么易于改变，如此一来要降低MOS晶体管的临界电压就变得比较困难。而且如果想要同时降低PMOS和NMOS的临界电压，将需要两种不同的金属分别做其栅极材料，对于制程又是一个很大的变量。,硅二氧化硅接面经过多年的研究，已经证实这两种材料之间的缺陷（defect）是相对而言比较少的。反之，金属绝缘体接面的缺陷多，容易在两者之间形成很多表面能阶，大为影响组件的特性。 多晶硅的融点比大多数的金属高，而在现代的半导体制程中习惯在高温下沉积栅极材料以增进组件性能。金属的融点低，将会影响制程所能使用的温度上限。,
