1、第三章 原理图输入设计方法 第二讲,EDA,原理图设计流程,第1步：新建一个gdf格式的文件,第2步：输入元件、连线,第3步：命名,第4步：set project to current file（将当前设计设置成项目文件）,第5步：编译compile(选择产生功能网表文件),第6步：新建scf格式仿真文件,编辑,第7步：导入输入输出端口，并设置输入端口仿真波形,仿真,第8步：功能仿真,第9步：选择器件并编译（选择产生时序网表文件）,第10步：分配引脚并编译,第12步：下载,第13步：硬件验证,原理图设计流程,下载,第11步：时序仿真,本讲主要内容及要求,教学内容 通过1位全加器原理图设计过程，
2、进一步理解原理图设计方法的设计流程 学习底层设计和顶层设计概念 重点 掌握原理图设计方法的一般设计流程 掌握分层设计技巧 难点 仿真时，输入输出端子的分组和合组的方法 仿真输入端子波形的设置和编辑,3.2 1位全加器设计,1位加法器的功能：实现两个1位二进制数相加 半加器全加器,只考虑本位两个一位二进制数A和B相加,而不考虑低位进位,既有本位两个一位二进制数A和B相加,又有低位进位Ci,1位半加器的真值表,表中的A和B分别表示两个相加的一位二进制数,S是本位和,Co是进位位。,SAB+AB=A+B Co=AB,1位全加器的定义,全加：将本位两个1位二进制数和来自低位的进位位相加 令A和B分别为
3、两个相加的1位二进制数,Ci是来自低位的进位位;S是本位和;Co是进位位。,全加器的真值表,S的卡诺图,Co的卡诺图,原理图底层电路设计,原理图由若干个元件组合而成，当有些元件是多个简单元件的组合电路时，为了精确仿真组合元件的特性，必须单独设计组合元件的原理图设计，这种设计称为底层电路设计。,原理图顶层电路设计,当所有的底层元件多设计完毕并生成包装好的单一元件后，再设计一个总原理图，把所有的底层元件调出来，进行导线连接、仿真、编程下载，这种设计称为顶层电路设计。,分层设计的好处 增强设计的可读性，避免在设计中出现大量复杂的组合逻辑影响检查和测试效率 有利于进行模块复制，需要复制的电路模块可以先
4、封装成底层元件，再在顶层设计中重复调用,分层设计的要点 在底层文件设计完成后执行File|Create Default Symbol 命令并编译 在顶层文件中，调用底层设计时,分层设计的要点 在底层文件设计完成后执行File|Create Default Symbol 命令并编译 在顶层文件中，调用底层设计时 顶层文件不能与底层文件名字相同,仿真的要求：所有输入情况都要考虑到，即按照真值表设置仿真波形,技巧：选中合组的引脚，单击右键，选择Enter Group,实验一：一位全加器的原理图输入设计,做实验时需要注意的问题 如何封装底层元件？ 怎样进行仿真波形的设置才能合理？ 器件选择哪一个，如何
5、选择？ 引脚锁定时应该注意什么？ 下载电缆的选择注意什么？,小结,完整的原理图输入设计流程 分层设计的概念和方法 波形仿真中设置波形的技巧,作业,预习实验一，并完成预习报告 请查阅相关资料，设计一位全减器。,3.4 利用LPM兆功能块的电路设计,LPM（Library of Parameterized Modules）参数化模块库，可设置参数兆功能块 LPM最初是作为EDIF标准的附件出现的。 EDIF（Electronic Design Interchange Format）。EDIF文件是EDA厂商之间和EDA厂商与IC厂商之间传递设计信息的文件格式，也是一种网表文件。,EDIF和LPM的
6、标准化过程：1988年，ANSI/EIA-548: Electronic Design Interchange Format (EDIF), Version 2.0.0。1990年，LPM标准提出，供EIA审核。1993年，EIA 618: Electronic Design Interchange Format (EDIF) Version 3 0 0 Level 0 Reference Manual，LPM作为EDIF标准的附件，成为EIA的一个过渡标准。1995年，EIA PN 3714: Library of Parameterized Modules (LPM) Version 20
7、1。1996年，EIA-682: EDIF Version 400 (EIA-682-96) Electronic Design Interchange Format。1999年，EIA/IS-103A: Library of Parameterized Modules (LPM) Version 2.0。,图形输入方法,采用图形输入方法可以很精确地描述底层实现细节，综合工具不需要推测设计者的意图就能很准确地生成EDIF文件，效率很高。 但是这样一来，就需要设计输入（原理图）工具综合工具实现工具严格一致，带来了图形描述文件的可移植性问题。,HDL输入方法,采用HDL输入方法只要综合工具实现工具
8、达成一致就不存在HDL文件的可移植性问题。 但是实现效率往往不如图形输入方法。,利用LPM模块设计的优势,从可移植性角度看来，由于在设计输入阶段不需要涉及具体实现工艺，LPM输入法具备与HDL输入法同等的可移植性； 从实现效率看来，由于综合工具或实现工具采用了最佳的映射，LPM输入法具备与图形输入法同等的高效率。,采用LPM设计方法好处,1. 设计文件具备独立于实现工艺的可移植性。2. 保证最佳的实现效率。3*. 保证设计工具之间的互操作性。4*. 可以完成几乎所有设计需要的逻辑描述。 *Altera和Modelsim之间就不能实现LPM模块的自动同步，Modelsim需要在仿真Altera的
9、LPM模块前编译Altera的专用仿真库；采用LPM模块完成所有的逻辑描述还是有点儿累的（相对于HDL来说）。,一、以实现乘法器为例,实现一个88的无符号数乘法器 思考： 输入8bit的被乘数和乘数 a?、b? 输出是 bit的乘积？ 调用lpm_mult兆功能块 设置参数,a70 b70,p150,参数,兆功能模块LPM_MULT,lpm_mult兆功能块的基本参数,被乘数宽度LPM_WIDTHA 正整数,乘数宽度LPM_WIDTHB 正整数,规定被乘数和乘数有/无符号二进制数LPM_REPRESENTATION=缺省UNSIGNED,LPM_MULT必须设置的参数,双击LPM_MULT右上方的参数框,就可弹出参数编辑窗口,选择最下方的参数行,在参数设置对话框进行设置.,88无符号乘法器,仿真波形,88有符号乘法器,仿真波形,注意,兆功能块虽然使用方便,但比宏功能块占用更多的资源. 以LPM_MULT乘法器为例,当设置为88位无符号乘法器时,目标器件选择为MAX7000S系列(CPLD)的AUTO能编译通过.但设置为88位有符号乘法器时,编译通不过,这时,目标器件选择为FLEX10K系列(FPGA)的AUTO就能编译通过.,LPM包含25个基本模块，可以通过配置参数实现各种数据宽度的逻辑功能和多种不同的功能特性。,
