1、1一、设计目的：1、复习并应用基本的数字电路原理。2、掌握一些数字电路元器件产品的功能及使用方法。3、在搭电路、调电路的过程中提高动手能力。二、设计任务： 设计一个数字式频率计。三、基本要求：1、被测信号为 TTL 脉冲信号。2、显示的频率范围为 0099Hz。3、测量精度为1Hz。4、用 LED 数码管显示频率数值。四、扩展部分：1、输入信号为正弦信号、三角波，幅值为 10mV。2、显示的频率范围为 00009999Hz。3、提高测量的精度至 0.1Hz。五、原理分析：频率计的设计框图所示：时基电路单稳态触发器单稳态触发器闸门电路放大整形电路锁存器译码显示器计数器ABCDCE锁存清零2被测信
2、号送入通道，经放大整形电路后，使每个周期形成一个脉冲，这些脉冲加到主门的 A 输入端。时基电路为多谐振荡器，产生的振荡信号 B 加到主门的另一个输入端，信号为高电平时主门开启。在主门开启时间内，脉冲信号通过主门，进入计数器。锁存器可以锁定最后测量结果，并通过显示器件稳定地显示出来。如果主门的开启时间为 TS，计数器累积的数字为 N，则被测的频率为 f=N/T，如下图所示。两个单稳态触发器用于产生计数器清零信号和锁存器送数信号。如果主门的开启时间为 1s，则计数器计得的数即为被测信号的频率。六、设计方案：实现上述设计方案的频率计电路图如图所示：3555 定时器构成的多谐振荡器为时基电路，74LS
3、123 内置两个集成单稳态触发器为下降沿触发，计数器 74LS90 清零端 R0(1)为高电平清零；锁存器74LS273 相当于 8 个 D 触发器，上升沿送数。对应各点波形图如图所示：AEBC1 s0 . 2 5 sDA 为被测的脉冲信号，如果被测信号为模拟信号，需经过放大整形电路处理；B 为时基信号，高电平 1s，低电平宽度 0.25s；C 为第一个集成单稳态触发器的输出，作为锁存器送数信号；D 为第二个集成单稳态触发器的输出，作为计数器清零信号；E 是主门电路的输出作为计数器计数的脉冲信号。电路在测量频率时，在 1s 的主门信号到来之前计数器清零，主门信号到来时计数器计数，主门信号结束时
4、锁存器送的数即为被测信号的频率，经相应的74LS48 共阴极译码管显示电路显示出来。六、实验结果：连接完电路图后，进入调试阶段，首先调节可调电阻 RP 是的 B 的波形如上图所示。再用示波器测量 C.D 的波形，结果与预期大致相同。4接入被测脉冲信号，观察数码管的示数变化，发现数码管一直显示 00没有其他的跳变。接着检验了电路图发现 74sl90 的 CPb 端接地了。改正有了接近被测频率的示数，调节 RP 电阻是示数接近被测信号的频率。七、实物图:实物图如下所示：555 定时器输出波形八、实验感想：1.搭接电路钱首先了解整个电路图的原理，以及每个芯片的功能，这样在搭接过程中就有大致的认识2.布局要合理，由于前期搭接不合理导致后面的芯片以及数码管的预留位置狭窄，影响整个电路图的美观3.搭接电路前先了解每个芯片管教的功能，特别是接地与 VCC 端，此次由于 74ls90 的连接，应吸取教训。
