1、实验五、组合逻辑电路一、实验目的1、 掌握组合逻辑电路原理2、 掌握半加器原理3、 掌握使用 Multisim 仿真逻辑电路的方法二、实验原理1、 组合逻辑电路在任何时刻，输出状态只决定于同一时刻各输入状态的组合，而与其他时间的状态无关的电路称为组合逻辑电路。2、 半加器半加器有两个二进制的输入，其将输入的值相加，并输出结果到和（Sum）和进位（Carry ） 。半加器虽能产生进位值，但半加器本身并不处理进位值。其逻辑电符号如下所示：图 5.1 半加器逻辑符号三、预习要求1、 组合逻辑电路的分析方法2、 半加器原理3、 字信号发生器（Word Generator） 、探针(Probe)、逻辑转
2、换仪（Logic Converter） 、逻辑分析仪（Logic Analyzer）的使用方法四、实验内容1、 组合逻辑电路功能测试图 5.2(1) 利用 2 片 74ls00 绘制图 5.2 电路。(2) 使用字信号发生器（Word Generator）作为输入，探针(Probe)作为输出，截图显示以下输入时，探针的输出：A=0; B=1;C=1;(3) 使用逻辑转换仪（Logic Converter） ，分别记录输入与输出 Y1，输入与 Y2 关系，记录 Y1、Y2 与输入的最简式(4) 使用逻辑转换仪（Logic Converter） ，分别记录输入与输出 Y1，输入与 Y2 关系，填写
3、完整表 5.1 的真值表，写出表达式。表 51 组合逻辑电路真值表输入 输出A B C Y1 Y20001111000111001011100102、 半加器设计(1) 采用一片异或门（74ls86）和一片与非门组成半加器，并绘制出电路图(2) 使用逻辑转换仪（Logic Converter） ，分别记录 S、C 与输入的关系，写出最简式(3) 使用逻辑转换仪（Logic Converter） ，分别记录 S、C 与输入的关系，填写完整表2.2 的真值表表 52 半加器真值表输入端 输出端A B S C0 0 0 00 1 1 01 0 1 01 1 0 1(4) 使用字信号发生器（Word
4、Generator） ，按照真值表顺序设定产生的信号，并用逻辑分析仪（Logic Analyzer）检测，截图并用游标标示出从 00 开始的一个完整的周期(5) 补充下表，画出电路图，并测试。输入端 输出端A1 A2 B1 B2 S1 S2 C0 0 0 0 0 0 00 0 0 1 0 1 00 0 1 0 1 0 00 0 1 1 1 1 00 1 0 0 0 1 00 1 0 1 0 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1(6) 总结到目前为止数字电路的各种测试方法的优缺点。A2 A1a0+ B2 B1B3C2 D2 D1C1C3 E2 D1C2C4 E2 D1
