1、VHDL 硬件设计语言课程教学大纲课程名称：VHDL 硬件设计语言 VHDL Language 课程编码：（暂空）学 分：2 学分总 学 时：32 学时（课堂讲授 22 学时、课内实验 10 学时）适用专业：通信工程先修课程：计算机程序设计基础、数字电子技术、微机原理与接口技术一、课程的性质、目的与任务：本课程学习 VHDL 语言,使得通信工程专业的学生初步掌握用硬件描述的方法进行电路设计,提高电路设计水平和智能化产品的开发水平。二、教学基本要求：了解集成电路技术的现状和发展趋势、EDA 技术；理解 VHDL 硬件描述语言及其开发工具；掌握语言的设计应用。三、教学内容：（一）概论 （1 学时）
2、（二）集成电路技术的现状和发展趋势VHDL 硬件描述语言与 EDA 技术 （2 学时）（三）VHDL 语言的说明语句 （3 学时）（四）VHDL 语言的顺序语句 （4 学时）（五）VHDL 语言的并行语句 （3 学时）（六）VHDL 语言的库单元 （3 学时）（七）VHDL 语言的开发工具 （3 学时）（八）VHDL 语言的设计应用 （3 学时）四、教学参考书： 1、自编讲义2、教材:VHDL 语言教程，清华大学出版社3、参考书:VHDL 设计电子线路，清华大学出版社五、说明： 1、教学方式采用多媒体课件，结合编程软件演示，活跃课堂气氛，将部分实验带入课堂。2、考试方式采用考查方式，根据所提交的程序和实验报告评定成绩。3、实践环节说明课程实验：10 学时， 共开出 4 个实验。分别是： VHDL 编程入门实验 VHDL 实现组合逻辑电路 VHDL 实现时序逻辑电路 VHDL 综合设计实验4、课程特色本课程是我系教学改革所建立的专业特色选修课程之一。其重要特色在于培养通信工程专业的学生理论联系实际的能力，有效提高通信工程学生作为未来的工程师所应具备的硬件设计的能力。执笔人: 邵玉斌 审定人: 龙华、刘增力 教学基层组织主任: 刘爱莲
