1、第三章 门电路,内容提要：,本章主要讲述数字电路的基本逻辑单元门电路，有TTL逻辑门、MOS逻辑门。在讨论半导体二极管和三极管及场效应管的开关特性基础上，讲解它们的电路结构、工作原理、逻辑功能、电器特性等等，为以后的学习及实际使用打下必要的基础。本章重点讨论TTL门电路和CMOS门电路。,3.1 概述,1. 门电路：,实现基本逻辑运算和复合运算的单元电路称为门电路，常用的门电路有非门、与非门、或非门、异或门、与或非门等,(1) 正逻辑：,用高电平表示逻辑“1” ，低电平表示逻辑“0” ，这种规定下的逻辑关系称为正逻辑。,2. 正负逻辑系统,图3.1.2 正负逻辑示意图,(2) 负逻辑：,用高电
2、平表示逻辑“0” ，低电平表示逻辑“1” ，这种规定下的逻辑关系称为负逻辑，如图3.1.1所示。,由表中可以看出,正负逻辑式互为对偶式，即若给出一个正逻辑的逻辑式，则对偶式即为负逻辑的逻辑式，如正逻辑为或门，即Y=A+B，对偶式为YDAB。正负逻辑的使用依个人的习惯，但同一系统中采用一种逻辑关系，本书采用正逻辑,同一逻辑电路采用不同的逻辑关系，其逻辑功能是完全不同的，如表3.1.1正负逻辑对应的逻辑电路,3. 高低电平的实现,在数字电路中，高低电平用“1”和“0”表示。其高低电平的获得是通过开关电路来实现，如二极管或三极管电路组成。如图3.1.1所示。,图3.1.1 高低电平实现原理电路,其原
3、理为：,当开关S断开时，输出电压voVcc，为高电平“1”；,若开关由三极管构成，则控制三级管工作在截止和饱和状态，就相当开关S的断开和闭合。,当开关S闭合时，输出电压vo0，为低电平“0”；,图3.1.1高低电平实现原理电路,单开关电路功耗较大，目前出现互补开关电路（如CMOS门电路），即用一个管子代替图3.1.1中的电阻，如图3.1.3所示,互补开关电路的原理为,开关S1和S2受同一输入信号vI的控制，而且导通和断开的状态相反。,互补开关电路由于两个开关总有一个是断开的，流过的电流为零，故电路的功耗非常低，因此在数字电路中得到广泛的应用。,当S1闭合时，S2断开，输出为高电平“1”；当S1
4、断开时，S2闭合，输出为低电平“0”。,4. 数字电路的概述,（1）优点：,图3.1.2正负逻辑示意图,在数字电路中由于采用高低电平，并且高低电平都有一个允许的范围，如图3.1.2所示，故对元器件的精度和电源的稳定性的要求都比模拟电路要低，抗干扰能力也强。,(2) 分类：,可分为分立元件逻辑门电路和集成逻辑门电路：,数字集成电路根据规模可分为,10/片,（10100）/片,102 104 /片,104 以上/片,分立元件逻辑门电路是由半导体器件、电阻和电容连接而成。,集成逻辑门电路是将大量的分立元件通过特殊工艺集成在很小的半导体芯片上。,3.2 半导体二极管门电路,3.2.1半导体二极管的开关
5、特性,1. 稳态开关特性,图3.2.1 二极管的开关电路,图3.1.1 高低电平实现原理电路,将图3.1.1中的开关用二极管代替，则可得到图3.2.1所示的半导体二极管开关电路,对于图3.2.1所示二极管开关电路，由于二极管具有单向导电性，故它可相当于受外加电压控制的开关。,设 vi的高电平为VI HVCC，vi的低电平为VI L0， 且D为理想元件，即正向导通电阻为0，反向电阻无穷大。,将电路处于相对稳定状态下，晶体二极管所呈现的开关特性称为稳态开关特性,图3.2.1 二极管的开关电路,当viVIHVCC时，D截止，输出电压vDVOH VCC,当viVIL0时， D导通，输出电压vo VOL
6、 0,即可以用输入电压vi的高低电平控制二极管的开关状态，并在输出端得到相应的高低电平。,二极管的动态电流波形如图3.2.4所示,图3.2.4 二极管动态电流波形,当二极管由反向截止到正向导通时，内电场的建立需要一定的时间，所以二极管电流的上升是缓慢的；,当二极管由正向导通到反向截止时，二极管的电流迅速衰减并趋向饱和电流也需要一定的时间。由于时间很短，在示波器是无法看到的,2.二极管动态特性：,当电路处于动态状态，即二极管两端电压突然反向时，半导体二极管所呈现的开关特性称为动态开关特性（简称动态特性）。,在输入信号频率较低时，二极管的导通和截止的转换时间可以认为是瞬间完成的。但在输入信号频率较
7、高时，此时间就不能忽略了。,将二极管由截止转向导通所需的时间称为正向恢复时间（开通时间）ton；二极管由导通转向截止所需的时间称为反向恢复时间（关断时间）tr e，,图3.2.4 二极管动态电流波形,tre,ton,两者统称为二极管的开关时间，一般 ton tr e,3.2.2 二极管与门,简单的二极管与门电路如图3.2.5所示,图3.2.5 二极管与门电路,设VCC5V，输入端A、B的高低电平为VIH3V， VIL0V，二极管的正向导通压降为 VDF0.7V，则：,当A、B中有一个是低电平0V时，至少有一个二极管导通，使得输出Y的电压为0.7V，为低电平；,当A、B中都加高电平3V时，两个二
8、极管同时导通，使得输出Y为3.7V，为高电平。,其输入输出及真值表如表3.2.1和3.2.2所示,其输出Y和输入A、B是与的关系，即,3.2.3 二极管或门,二极管或门电路如图3.2.6所示,图3.2.6 二极管或门电路,设输入端A、B的高低电平为VIH3V， VIL0V，二极管的正向导通压降为VDF0.7V，则：,当A、B中有一个是高电平3V时，至少有一个二极管导通，使得输出Y的电压为2.3V，为高电平；,当A、B中都加低电平0V时，两个二极管同时截止，使得输出Y为0V，为低电平。,其输入输出及真值表如表3.2.3和3.2.4所示,其输出Y和输入A、B是或的关系，即,图3.2.6 二极管或门
9、电路,二极管构成的门电路的缺点:,1.电平有偏移:输出的高低电平数值与输入的高低电平数值相差一个二极管的压降，后级的二极管门电路电平偏移，甚至使得高电平下降到门限值以下。,2.带负载能力差：由于这种二极管门电路的输出电阻比较高，故带负载能力差，输出电平会随负载的变化而变化。,3.3 CMOS门电路,CMOS逻辑门电路是在TTL器件之后出现的，应用比较广泛的数字逻辑器件，在功耗、抗干扰、带负载能力上优于TTl逻辑门，所以超大规模器件几乎都采用CMOS门电路，如存储器ROM、可编程逻辑器件PLD等。,国产的CMOS器件有CC4000(国际CD4000/MC4000)、高速54HC/74HC系列（国
10、际MC54HC/74HC),此外还有兼容型（与TTL）74HCT和74BCT系列。,先介绍74HC系列的反相器和逻辑门，再简单介绍其它系列的逻辑门。,MOS（金属氧化物半导体场效应晶体管）,一、MOS管的类型和符号,a. 增强型NMOS,符号如图3.3.1所示,3.3.1 MOS管(绝缘栅）的开关特性,NMOS共源极接法电路如图3.3.2（a）所示，输出特性如(b)所示,图3.3.2 NMOS管共源极接法电路及其输出特性,增强型NMOS共源极接法电路如图3.3.3（a）所示，转移特性如(b)所示,开启电压,当vGS 109,当VGS VGS (th) 时，管子导通，iD V 2GS，RON1k
11、,b. 增强型PMOS,符号如图3.3.4所示,当vGSVGS(th)时，管子截止，iD = 0,增强型PMOS共源极接法电路如图3.3.5（a）所示，转移特性如(b)所示,当vGS VGS (th) 时,管子导通， iD V 2GS,3.3.2 CMOS反相器的电路结构和工作原理,一、CMOS反相器的电路结构及工作原理,图3.3.11 CMOS反相器电路,图3.3.11为CMOS反相器的电路,其中T1为P沟道增强型MOS管，T2为N沟道增强型MOS管. 它们构成互补对称电路,1.结构：,NMOS,PMOS,图3.3.11 CMOS反相器电路,它们的开启电压分别为 VGS（th）P、VGS（t
12、h）N， 且 VGS（th）PVGS（th）N ， 并设VDD|VGS（th)P|+VGS(th)N，,2.工作原理,当vIVIL0为低电平时，T1管导通， T2截止，输出电压为高电平，即,当vIVIHVDD为高电平时， T1管截止， T2导通， 输出电压为低电平，即,图3.3.11 CMOS反相器电路,特点,1. 无论 vI 是高电平还是低电平，T1和T2管总是一个导通一个截止的工作状态，称为互补，这种电路结构称为CMOS电路；,2. 无论输入为低电平还是高电平， T1和T2总是有一个截止，截止电阻很高，流过T1和T2的静态电流很小，故其静态功耗很小。,二、电压传输特性和电流传输特性,反相器
13、电压传输特性是输出电压vo和输入vI之间的关系曲线，如图3.3.12所示。并设,图3.3.12 CMOS反相器的电压传输特性,1. 电压传输特性,AB段：输入低电平,T1管导通，T2截止，输出电压为高电平，即,CD段：输入高电平,图3.3.12 CMOS反相器的电压传输特性,T1管截止，T2导通，输出电压为低电平，即,BC段：,图3.3.12 CMOS反相器的电压传输特性,T1、T2同时导通，若T1、T2参数完全相同，则,*2.电流传输特性,图3.3.13 CMOS反相器的电流传输特性,AB段：输入低电平,T1管导通，T2截止，输出漏极电流近似为零,电流传输特性是反相器的漏极电流随输入电压变化
14、曲线，如图3.3.13所示。也分成三段：,CD段：输入高电平,T1管截止，T2导通，输出漏极电流近似为零,*BC段：,图3.3.13 CMOS反相器的电流传输特性,T1、T2同时导通，有电流iD同时通过，且在 vIVDD / 2附近处，漏极电流最大，故在使用输入电压不应长时间工作在这段，以防由于功耗过大而损坏。,三、输入端噪声容限,图3.3.12CMOS反相器的电压传输特性,由图3.3.12 CMOS反相器的电压传输特性可知，在输入电压vI偏离正常低电平或高电平时，输出电压vo并不随之马上改变，允许输入电压有一定的变化范围。,输入端噪声容限：是指在保证输出高、低电平基本不变（不超过规定范围）时
15、，允许输入信号高、低电平的波动范围。,1.定义：,2.计算方法,输入噪声容限分为输入高电平噪声容限VNH和输入低电平噪声容限VNL。图3.3.13给出计算输入噪声容限的方法。,图3.3.14 输入端噪声容限示意图,由图中可知，如果是多个门电路相连时，前一级门电路的输出即为后一级门电路的输入。,其中：,图3.3.14 输入端噪声容限示意图,VOH（min）输出高电平最小值,VOL（max）输出低电平最大值,VIH（min）输入高电平最小值,VIL（max）输入低电平最大值,输入高电平时噪声容限为,输入低电平时噪声容限为,输入噪声容限和电源电压VDD有关，当VDD增加时，电压传输特性右移，如图3.
16、3.15所示,图3.3.15输入噪声容限与VDD的关系,结论：可以通过提高 VDD来提高噪声容限,*3.3.3 CMOS 反相器的静态输入和输出特性,CMOS 反相器的静态（不考率输入输出延迟）输入和输出特性为输入端和输出端的伏安特性,一、输入特性,输入特性是从CMOS反相器输入端看其输入电压与电流的关系。,由于MOS管的栅极和衬底之间存在SiO2为介质的输入电容，而绝缘介质又很薄，非常容易被击穿，所以对由MOS管所组成的CMOS电路，必须采取保护措施。,*图3.3.16为CMOS反相器的两种常用保护电路,图3.3.16 CMOS反相器的两种常用保护电路,其中D1和D2，正向导通压降为VDF0
17、.5V0.7V，反向击穿电压约为30V， D2为分布式二极管，可以通过较大的电流，RS的值一般在1.52.5K之间。 C1和C2为T1和T2的栅极等效电容。,在输入信号正常工作范围内，即0vI VDD，输入端保护电路不起作用。 当vI VDD +VDF时，D1导通，将栅极电位vG钳位在VDD+VDF，,74HC系列,4000系列,当vI -VDF时， D2导通，将栅极电位vG钳位在VDF，这样使得C1、 C2不会超过允许值。,*其输入特性如图3.3.17所示,D1、D2截止,D1导通,D2导通,3.3.4 CMOS反相器的动态特性,一、传输延迟时间tPHL和tPLH,前面的输入输出特性为静态特
18、性，没有考虑电路转换状态时的延迟，动态特性要考虑传输延迟时间。,由于MOS管的寄生电容和负载电容的存在，使得输出电压的变化滞后输入电压的变化。,tPHL输出由高电平跳变为低电平时的传输延迟时间,tPLH输出由低电平跳变为高电平时的传输延迟时间,tpd平均传输延迟时间，tpd（ tPHL tPLH）/ 2,CMOS电路tPHL tPLH,图3.3.22为CMOS非门的输出输入波形。,图3.3.22 CMOS反相器的输入输出波形,tPHL输入电压前沿上升到幅值的50与输出后沿下降到幅值的50之间的差值,tPLH输入电压后沿下降到幅值的50与输出前沿上升到幅值的50之间的差值,CL为下一级反相器的输
19、入电容和接线电容。,3.3.5 其他类型的CMOS逻辑门,1.CMOS与非门,如图3.3.27所示，T1、 T3为两个并联的PMOS， T2、T4为两个串联的NMOS,当A、B有一个为“0”时，T2、 T4至少有一个截止， T1、 T3至少有一个导通，故输出为高电平，Y1,图3.3.27 CMOS与非门,一、其他逻辑功能的CMOS门电路,当A、B同时为“1”时，T2、 T4同时导通， T1、 T3同时截止，故输出为低电平，Y0,故：,如图3.3.28所示，T1、 T3为两个串联的PMOS， T2、 T4为两个并联的NMOS,2. 或非门：,当A、B有一个为“1”时，T2、 T4至少有一个导通，
20、 T1、 T3至少有一个截止，故输出为低电平，Y0,当A、B同时为“0”时，T2、 T4同时截止， T1、 T3同时导通故输出为高电平，Y1,故：,图3.3.28 CMOS或非门,*3.带缓冲级的CMOS门电路,上面电路存在的问题：（以与非门为例）,输出电阻RO受输入状态的影响；,输出的高低电平受输入端数目的影响,输入端数目愈多，输出为低电平时串联的导通电阻越多，低电平VOL越高；输出为高电平时，并联电阻也多，输出高电平VOH也提高, 输入状态不同对电压传输特性有影响，使T2、T4达到开启电压时，输入电压vI不同,*,*改进电路均采用带缓冲级的结构，如图3.3.29为带缓冲级的CMOS与非门电
21、路,图3.3.29 带缓冲级的与非门,输出为,带缓冲级的CMOS门电路其输出电阻、输出高低电平均不受输入端状态的影响，电压传输特性更陡。,二、漏极开路输出的门电路（OD门）,为了满足输出电平的变换，输出大负载电流，以及实现“线与”功能，将CMOS门电路的输出级做成漏极开路的形式，称为漏极开路输出的门电路，简称OD门,图3.3.31为OD输出与非门74HC03电路结构图，其与非门和非门都是CMOS逻辑门，输出管为漏极开路的NMOS门,1.结构和符号,图3.3.31b所示为OD门的逻辑符号,图3.3.31b OD门的逻辑符号,2.工作原理,在使用OD门时，一定要将输出端通过电阻（叫做上拉电阻）接到
22、电源上，如图3.3.31c所示,当A、B有一个为低电平，则TN 截止，输出VoVDD2，为高电平；,由此可见，输出高电平可以改变，故可作电平转换,当A、B同时为高电平，则TN 导通，输出vo0，为低电平。故输出输入的逻辑关系为,3.“线与”的实现,普通的CMOS逻辑门输出端不能并联使用，但OD门可以将输出端直接相接，即实现线与逻辑，其电路如图3.3.32所示,图3.3.32 线与逻辑电路的接法,其工作原理为：,当Y1、 Y2有一个为低电平时，则为低电平；,当Y1、 Y2同时为高电平，两个输出管同时截止，输出为高电平， Y和Y1、 Y2为与的关系。,输出端逻辑式为,故OD门的线与实现了与或非的逻
23、辑功能。,4.上拉电阻RL的计算,在使用OD门做线与时，一定外接上拉电阻RL。但RL的大小会影响驱动门输出电平的大小。 RL上的压降不能太大，否则高电平会低于标准值；RL上的压降不能太小，否则低电平会高于标准值。故R L的 取值要合适。,设有n 个OD门的输出端并联使用，负载为CMOS与非门的输入端，电路如图3.3.33所示,OD门输出高电平最小值,OD门输出低电平最大值,5.OD门的特点：,6.OD门的应用,通过改变VDD2的值，来改变输出高电平VOH的大小；,OD门的输出管设计尺寸较大，可以承受很大的电流和电压，故可以直接驱动小型继电器。,实现与或非逻辑,三极管开关电路如图3.5.3所示,
24、3.5.1 双极型三极管的开关特性,3.5 TTL门电路,三、 双极型三极管的基本开关电路,图3.5.3 晶体三极管开关电路,三极管替代开关,一、 双极型三极管的结构,二、 双极型三极管的输入特性和输出特性,稳态时若合理选择电路的参数，即,当vi=VIH，为高电平时，使得iB IBS=VCC /(RC)，三极管处于饱和导通状态，输出vo VOL Vces0,为低电平；,当vi=VILVON(死区电压），为低电平时，使得三极管处于截止状态，输出vo VOHVCC,为高电平,其中：,硅管为0.3V,锗管为0.1V,很小，为几十欧姆,饱和基极电流,三极管开关状态下的等效电路如图3.5.5所示,四、双
25、极型三极管的开关等效电路,当三极管截止时，发射结反偏，iC0 ，相当开关断开；当三极管饱和时，发射结正偏，vCEVCE（sat）0 ，相当开关闭合。,阻值很小，忽略,五、双极型三极管的动态开关特性,在动态情况下，三极管在截止和饱和导通两种状态迅速转换时，三极管内部电荷的建立与消失都需要一定的时间，故集电极电流的变化要滞后于输入电压的变化。,即在开关电路中，输出电压的变化滞后于输入电压的变化，如图3.5.6所示。,图3.5.6,六 、三极管反相器,三极管反相器就是三极管的开关电路，如图3.5.7所示,图3.5.7 三极管反相器,只要参数选择合理，即当vI=VIL时，T截止，输出vO=VOH为高电
26、平；当vI=VIH时，T饱和导通，输出vO=VOL为低电平，则YA,3.5.2 TTL反相器的电路结构和工作原理,TTLTransistor-Transistor Logic(三极管三极管逻辑电路）。,TTL逻辑器件分成54系列和74系列两大类，其电路结构、逻辑功能和电气参数完全相同。不同的是54系列工作环境温度、电源工作范围比74系列的宽。74系列工作环境温度为00C 700C,电源电压工作范围为5V5%；而54系列工作环境温度为550C +1250C,电源电压工作范围为5V10%.,54系列和74系列按工作速度和功耗可分成下面4个系列：,(a)标准通用系列：,国产型号为CT54/74系列，
27、与国际上SN54/74系列相当，部标型号为T1000系列,国产型号为CT54H/74H系列，与国际上SN54H/74H系列相当，部标型号为T2000系列,(c)肖特基系列：,国产型号为CT54S/74S系列，与国际上SN54S/74S系列相当，部标型号为T3000系列,(d) 低功耗肖特基系列：,国产型号为CT54LS/74LS系列，与国际上SN54LS/74LS系列相当，部标型号为T4000系列,(b)高速系列：,不同系列的同一种逻辑门，结构上略有差异，目的是为了提高逻辑门的工作速度，降低功耗，如为了改进74系列的工作速度，则采用达林顿管（74H系列）、肖特基管（74S系列）；为了降低功耗，
28、采用小电阻。但这些差异不影响电路功能的分析。,一、电路结构,其电路如图3.5.9所示，它是由T1、 R1和D1组成输入级、由 T2、R2和R3组成倒相级、由T4、T5、R4、D2组成输出级。,图3.5.9 TTL反相器的电路,设：VCC5V， VIH3.4V VIL0.2V， PN结的导通压降为 VON0.7V,当vIVIL0.2V时,T1导通,T2截止,D2导通,voVOH VCC IC2R22VON 3.4V,输出为高电平,当vIVIH3.4V时,T1截止,T2导通,D2截止,voVOLVCE5（sat） 0.2V,输出为低电平,则输出和输入的逻辑关系为,T1处于“倒置”状态，其电流放大系
29、数远远小于1,1.7V,特点：,T1处于“倒置”状态，其电流放大系数远远小于1,.推拉式输出结构,由T4和T5构成TTL反相器推拉式输出，在输出为高电平时， T4导通，T5截止；在输出为低电平时， T4截止，T5导通。,由于T4和T5总有一个导通，一个截止，这样就降低输出级的功耗，提高带负载能力。,当输出为高电平时，其输出阻抗低，具有很强的带负载能力，可提供5mA的输出电流,当输出为低电平时。其输出阻抗小于100,可灌入电流14mA，也有较强的驱动能力。,二极管D1是输入级的钳位二极管，作用：a.抑制负脉冲干扰；b.保护T1发射极，防止输入为负电压时，电流过大，它可允许最大电流为20mA。,二
30、、电压传输特性,TTL反相器输出电压随输入电压变化的曲线，称为电压传输特性，如图3.5.10所示,图3.5.10 TTL反相器的电压传输特性,a. AB段：,b. BC段：,图3.5.10 TTL反相器的电 压传输特性,c. CD段：,d. DE段：,三、输入噪声容限,从电压传输特性看，当输入电压vI偏离正常低电平（0.2V）升高，在一定范围内，输出高电平并不立刻改变。同样当输入电压偏离正常高电平（3.4V）降低，在一定范围内，输出低电平并不立刻改变,图3.5.10 TTL反相器的电 压传输特性,在保证输出高、低电平基本不变（或者说变化大小不超出允许范围）的条件下，输入电平的允许波动的范围称为
31、输入端抗干扰容限（噪声容限）。分为输入为高电平噪声容限VNH和输入为低电平噪声容限VNL。,计算方法与CMOS电路一样，其输入高电平噪声容限VNH和输入低电平噪声容限VNL的计算方法为,TTL反相器噪声容限的计算,74系列典型值为： VOH（min)=2.4VVOL(max)=0.4V VIH（min)=2.0V VIL（max)=0.8V,VNH=2.4V-1.0=0.4V, VNL=0.8V-0.4V=0.4V,3.5.3 TTL反相器的静态输入特性和输出特性,对于TTL反相器，输入电流随输入电压的变化关系，称为输入特性，其输入端的等效电路如图3.5.11所示。,一、输入特性,a.当输入为
32、低电平时，即vI0.2V，若VCC5V，则TTL反相器的输入电流为,当vI0时,此电流IIS称为输入短路电流，在TTL门电路手册中给出，由于和输入电流值相近，故分析和计算时: IIS =IIL。,b.当输入为高电平时，即vI3.4V，T1发射结截止，处于倒置状态，只有很小的反向饱和电流IIH，对于74系列的TTL门电路， IIH在40A以下,TTL反相器的静态输入特性如图3.5.12所示,D1导通,输入低电平,输入高电平,二、输出特性,对于TTL反相器，输出电压与输出电流的关系，称为输出特性，其输出端的等效电路如图3.5.13所示。分为高电平输出特性和低电平输出特性。,1.高电平输出特性,当输
33、出为vOVOH时， T2、 T5截止， T4、D2导通，等效电路如图3.5.14所示,图3.5.13 输出高电平等效电路,其高电平输出特性曲线如图3.5.14所示,图3.5.14输出高电平特性曲线,在 iL 5mA时，T4进入饱和状态，输出电压vo随负载电流变化几乎线性下降。由于功耗限制，手册上的高电平输出电流要远小于5mA，74系列最大为 IOH（max）0.4mA,2.低电平输出特性,当输出为vOVOL时，T4、D2截止， T5导通，等效电路如图3.5.15所示,图3.5.15输出高电平等效电路,其低电平输出特性曲线如图3.5.16所示,图3.5.15输出高电平等效电路,图3.5.16 输
34、出低电平特性曲线,3.扇出系数（Fan-out）的计算,扇出系数就是一个门电路驱动同类型门电路的个数。也就是表示门电路的带负载能力。,对于图3.5.17 所示电路，G1门为驱动门， G2、 G3为负载门，N为扇出系数。当输出为低电平时，设可带N1个非门，则有,当输出为高电平时，设可带N2个非门，则有,则取Nmin N1， N2,由于门电路无论是输出高电平还是低电平时，均有一定的输出电阻，故输出电压都要随负载电流的改变而发生变化。这种变化越小，说明门电路带负载的能力越强。有时用输出电平的变化不超过某一规定值时允许的最大负载电流来表示门电路的带负载能力。,3.5.4 TTL反相器的动态特性,一、传
35、输延迟时间,信号通过一级门电路的延迟时间称为平均传输延迟时间，它是表示门电路工作速度的重要指标。如图3.5.21所示,图3.5.21 TTL反相器的动态波形,tPHL输出信号下降到Vm / 2 相对于输入信号上升到 Vm / 2 之间的延迟时间,tPLH输出信号上升到Vm / 2 相对于输入信号下降到 Vm / 2 之间的延迟时间,3.5.5 其他类型的TTL与非门,一、其他逻辑功能的门电路,1. 与非门,电路如图3.5.27所示,工作原理：,故：,注意：,由于与非门电路结构和电路参数与反相器相同，故反相器的输出特性也适用于与非门；,2.或非门,如图3.5.29为TTL或非门的电路，其输出为,
36、图3.5.29 TTL或非门的电路,3.与或非门,与或非门电路如图3.5.30所示，,图3.5.30 与或非门电路,与或门相比，输入管T1和T1都是多发射极的三极管，构成与门电路，其输出为,二 集电极开路与非门（OC门）,1.推拉式输出电路结构的局限性：,与OD门一样，为了实现线与功能，TTL与非门也可以采用集电极开路的形式,如图3.3.32所示将推拉式TTL与非门的输出端并联，则当某一门的输出端为低电平，如Y2=0,则当Y1=1时，会有G1门的电流通过G2门的T5管，这个电流远远超过正常工作电路，有可能使T5管损坏,图3.3.32, 输出电平不可调 负载能力不强，尤其是高电平输出 输出端不能
37、并联使用,为了使TTL与非门能实现线与功能，把输出级的T4管去掉，使T5管的集电极开路，就构成集电极开路门，即OC门。,推拉式输出电路结构的局限性,2. OC门的结构特点,图3.3.33,如图3.3.33所示为OC门的电路和结构和符号，输出管的集电极开路,OC门的使用方法和前面讲过的OD门类似，利用OC门实现线与功能。,*工作时需外接负载和电源，如图3.5.34所示,若利用OC门实现线与功能，则将几个OC门的输出并联起来用一个上拉电阻即可，如图3.3.34a所示,图3.3.34b,3. 线与的实现,只要RL，VCC2取值合适，可使A，B同为高电平时，T5饱和，VOL0：,当A和B只要有一个为0
38、时， T5截止，VOVCC2（VCC2可以不等于VCC） *输出端并联可实现（线与）,工作原理：,当Y1、Y2有一个为低电平，Y 即为低电平； 当Y1、Y2同时为高电平，Y才为高电平；即,RL取值几百几K,4.OC门的应用,a.实现与或非逻辑线与,如图3.5.35的线与电路，其输出为,实现电路比较简单,图3.5.35,b.电平转换,与OD门一样，由于OC门的高电平可以通过外加电源改变，故它可作为电平转换电路。,一般TTL与非门的电平为0 3.6V,若需要逻辑电平为0 12V的逻辑电平，只要将负载电阻接到12V电源即可，其电路如图3.5.42所示,三、三态TTL与非门（TS）,三态TTL与非门又
39、叫三态门，它是在普通与非门电路的基础上附加控制电路构成的。其特点是除了输出高、低电平两个状态外，还有第三种状态，即高阻状态。,其典型电路如图3.5.38所示,它与普通与非门电路的主要差别是输入级多了一个使能端EN和一个二极管D。,图3.5.38,1.电路结构,其逻辑符号及逻辑功能如图3.5.38a所示，控制端为低电平有效,图3.5.38a,图3.5.38,2.工作原理,（1）当EN0时，P1，D截止，与非门为正常工作状态，即,（2）当EN1时，P0，D导通， T4截止；而P0使得T1导通， T2、T5截止，与非门为高阻态，即YZ,图3.5.48所示是控制端为高电平有效的三态门，其符号如图3.5
40、.49所示,（1）当EN1时，P1，D截止，与非门为正常工作状态，即Y（AB）,（2）当EN0时，P0，D导通， T4截止；而P0使得T1导通， T2、T5截止，与非门为高阻态，即YZ,电路如图3.5.52所示，试用表格方式列出各门电路的名称、输出逻辑式及当ABCD1001时各输出逻辑函数的取值。,练习：,答案：,四、集成逻辑门使用中的几个问题,1.多余输入端的处理,a. 将多余端和使用的输入端并联使用,注：这种方法对ECL门使带负载能力下降，对于CMOS门可降低工作速度，增加功耗。,b. 将多余端悬空或剪掉,注：对于TTL门电路，由于输入阻抗小，影响不大；对于CMOS门、ECL门，会使电路不
41、能稳定工作,c. 依照逻辑门的功能将多余端接固定的电平，如对于与门和与非门，多余端可接高电平；而或门和或非门可接低电平，,3.8 TTL电路与CMOS电路的接口*,2.逻辑电平的匹配,对于一个数字系统，为了使性价比最佳，常常会采用不同类型的器件，比如TTL和CMOS，这样在这些器件之间存在着逻辑电平的配合问题,方法是接上拉电阻或利用OC门来进行电平转换，现在有现成的各类电平转换电路供用户选择,3.负载能力的匹配,采用不同类型器件的数字电路也要考虑各种各种类型门电路的驱动能力匹配问题。在满足电平匹配的情况下，TTL门电路的驱动电流大，可以直接驱动CMOS门。而CMOS门的驱动电流很小，不能直接驱动TTL门。,采用的方法是使用专门的接口电路。注意：同一类型不同系列的逻辑门也要注意器件使用配合的问题,3.8 TTL电路与CMOS电路的接口*,作 业,作 业,题3.2 题3.3 题3. 题3.15,作 业,题3.2 题3.3 题3. 题3.15,
