1、第一章4、F2812 和 F2810 的区别F2812 有外部存储器接口 TMS320F2810 没有 ；TMS320F2812 有 128K 的 Flash TMS320F2810 仅64K；F2812 具有外部扩展接口 XINTF，高达 1MW 的寻址空间，支持可编程的等待状态和读写选通时序，提供三个独立的片选信号，而 F2810 没有。5、TMS320F281x 系列 DSP 芯片有哪些外部接口？串行通信外设：一个高速同步串行外设接口（SPI） ，两个 UART 接口模块（SCI） ，增强的 CAN2.0B接口模块，多通道缓冲串口（McBSP） ；其它外设：锁相环（PLL）控制的时钟倍频
2、系数，看门狗定时模块，三个外部中断，3 个 32 位 CPU 定时器，128 位保护密码，高达 56 个通用 I/O 引脚。思考题 ：1、TMS320F281x 系列中的 F2810、F2811、 F2812 间有何区别？TMS320F2812有外部存储器接口，而TMS320F2811和TMS320F2810 没有。TMS320F2812 和 TMS320F2811 有 128K 的 Flash,而 TMS320F2810 仅 64K。2、与单片机相比，DSP 有何特点？DSP 器件具有较高的集成度。DSP 具有更快的 CPU，更大容量的存储器，内置有波特率发生器和FIFO 缓冲器。提供高速、
3、同步串口和标准异步串口。有的片内集成了 A/D 和采样/保持电路，可提供PWM 输出。DSP 器件采用改进的哈佛结构，具有独立的程序和数据空间，允许同时存取程序和数据。内置高速的硬件乘法器，增强的多级流水线，使 DSP 器件具有高速的数据运算能力。DSP 器件比 16 位单片机单指令执行时间快 810 倍完成一次乘加运算快 1630 倍。DSP 器件还提供了高度专业化的指令集，提高了 FFT 快速傅里叶变换和滤波器的运算速度。此外，DSP 器件提供 JTAG 接口，具有更先进的开发手段，批量生产测试更方便，开发工具可实现全空间透明仿真，不占用用户任何资源。软件配有汇编/链接 C 编译器、C 源
4、码调试器。第二章5、假设 CPU 的时钟频率为 150MHz，试根据周期寄存器或定时器接口芯片（如 8254）进行比较，简述 CPU 定时器可实现的定时周期最大值。CPU 定时器只有一种计数模式： CPU 将周期寄存器 PRDH：PRD 中设定的定时时间常数装入 32 位的计数寄存器 TIMH：TIM 中，然后计数寄存器根据 CPU 的时钟 SYSCLKOUT 递减计数。T=1/f7、F281x 芯片的很多引脚是复用的，结合芯片封装尺寸、引脚利用效率、功能配置等方面，讨论这些复用引脚有哪些优缺点。 可以通过方向寄存器（GPxDIR）控制引脚为输入或输出；通过量化寄存器（GPxQUAL）设定量化
5、采样周期（QUAL PRD） ，消除输入信号中的毛刺干扰。思考题：1、定时器 0（INT1.7）中断与定时器 1 中断（INT13） 、定时器 2 中断（INT14）相比有何不同？CPU 优先级上： INT1.7 为 5，INT13 为 17，INT14 为 18，依次降低； PIE 组内优先级：INT1.7 为 7因此定时器 0（INT1.7）中断是既涉及 CPU 中断也涉及 PIE 中断向量，而定时器 1 中断（INT13） 、定时器 2 中断（INT14）只涉及 CPU 级中断。2、假定 SYSCLKOUT150MHz ，试分析看门狗定时器的定时周期值范围？最低：除 64； 最高：除 1
6、3、假定 SYSCLKOUT150MHz ，试分析 CPU 定时器的定时周期值范围？最低：除 4（75MHz） ；最高：除 2（37.5MHz ）第三章3 、F2812 提供了 3 个供外设使用的片选信号，如果扩展的外设芯片超过 3 个，如何产生这些外设芯片的片选信号？采用非复用的扩展总线。F2812 的 XINTF 映射到 5 个独立的存储空间。当访问相应的存储空间时，就会产生一个片选信号。4、对于例 3.2，分析空间 2 的一个读周期包含的 XTIMCLK 时钟周期数；如果 CPU 时钟频率为 150MHz，则完成一个完整的读周期需要多长时间？（1+3+7+3+1）*(1/f)思考题：1、
7、如何通过软件判断内部 RAM 单元或外部 RAM 芯片是否工作正常？对于 FLASH 或EPROM 等程序存储器芯片如果诊断？最简单的办法，对同一个地址写入 00xFF，然后读出数据，看两者是否相同，再从地址 0 开始写入有规律的数据，如全 0 或全 1，还有 0 与 1 间隔如 0x55,0xaa,然后读出看与原数据是否相同 比较常见的故障 地址线粘连，数据线粘连，虚焊，存储单元损坏等都可以检测出2、外部扩展接口（XINTF）适于扩展那些外设芯片？XINTF 扩展分 5 个存储器映射区扩展外部并口 FLASH 扩展周期 CY7C1041CV33(256K16 位静态 RAM，最大读写时间为
8、8ns3:F2812 提供了 3 个供外设使用的片选信号，如果扩展的外设芯片超过三个，如何分配这些外设的地址？每个空间都可以独立地设置访问建立、有效和跟踪时间，同时还可以通过 XREADY 信号来与外设的访问速度和时序匹配。4 针对 CY7C1021V33 与 DSP 接口的时序分析结果，考虑硬件电路实现时还受那些因素影响？磁路饱和 天气 湿度 第四章3 、串行通信接口（如 RS-232）与并行接口（如 XINTF）相比，各有何特点?并行通行包括 8 条数据线，几条控制线和状态线。特点是传输速度快，但通信距离短、传输线多。例如XINTF串行通信：通信线上既传输数据信息，也传输联络信息，因此收发
9、双方就必须要有通信协议。特点是串行传输成本低，适用于远距离通信，但传输速度低。5、设低速外设时钟 LSPCLK 的频率为 37.5MHz，试根据波特率选择寄存器的取值计算SCI 的波特率设置范围。当 LSPCLK=37.5MHz 时，SCI 的实际波特率范围是 2400312500，对应的波特率选择寄存器的值BSR 为 195214。由 SCI 模块的波特率计算公式：波特率= LSPCLK/（BSR+1）*8 思考题： 1 与 RS232 串行通信相比，采用 RS485/422 串行接口有何优点？（1） 接口的信号电平值较高 能实现多点通讯 双向通信能力（2）RS-485 接口是采用平衡驱动器
10、和差分接收器的组合，抗噪声干扰性好。RS-485 的数据最高传输速率为 10Mbps2、如果 DSP 与 PC 机侧设定的异步通信波特率误差较大，是否还能够保证数据的可靠通信？根据异步串行通信的特点，讨论为什么异步串行通信模式不宜选取很高的波特率？在通信系统设计时，同一串行网络上的多台设备之间需要设定为相同的波特率，以实现可靠的数据传输。因此，在选取波特率时要设法使一条串行通信网络上挂接的各个设备具有尽可能一致的波特率，以保证数据传输的正确性和可靠性。实验表明选择的波特率越高，实际的波特率与用户设定的标称值之间的误差随之增大。通信设备之间的波特率偏差引起数据传输错误，影响系统通信的可靠性。3、
11、串行通信接口（如 RS232）与并行接口（实验系统扩展的片外 SRAM）相比，各有何特点？串行通信接口（如 RS232）：接口的信号电平值较高，易损坏接口电路的芯片， （2）传输速率较低， （3）抗噪声干扰性弱。 （4）传输距离有限并行接口（实验系统扩展的片外 SRAM）：传输速度快，但通信距离短、传输线多第五章1、假定 DSP 的低速外设时钟频率为 37.5MHz，试从传输距离、通信速率、应用场合等方面讨论 sci 接口与 spi 接口各有什么特点串行外设接口（SPI）是一种同步串行输入/输出接口，传输速率较高（LSPCLK/4），适于板 级通信串行通信接口（SCI）是一种异步串行接口，通常
12、需经过收发器进行电平转换，通信速率 较低，适于长距离通信2、与外部接口（xintf）相比采用 spi 接口扩展外设有何特点传输速率最高可达 37.5Mbps，信号线少（24 条），适于板级扩展的外设输入/输出接口，适于板级微处理器间通信。7 、试着根据 max5253 芯片的 时序要求，分析与 spi 接口是应如何配置 spiclk 的时钟模式SPICTL 中的 TALK 位控制/SPISTE 引脚电平；若 TALK1，使能 发 送，且移位过程/SPISTE 保持低电平。每个数据位在 SCLK 的上升沿采样并送入 DAC 的移位寄存器；数据在 /CS 的上升沿被锁存到 MAX5253 的输入或
13、 DAC 寄存器/CS 保持高电平的脉冲宽度必须大于 100ns，即两次发送的时间间隔要大于 100ns；思考题：1 与 SCI 接口相比，SPI 接口有何特点？spi 是同步，spi 分主从机，通信速率上 spi 高于 sci 2 与外部扩展接口（XINF）相比， SPI 接口有何特点？串行外设接口（SPI）是一种同步串行输入/输出接口，传输速率最高可达 37.5Mbps，信号线少（24条） ，适于板级扩展的外设输入/输出接口，适于板级微处理器间通信3 采用 DAC 芯片和微处理器产生周期信号波形的方法也称作直接数字合成（DDS） ，与采用振荡器产生的波形（如文氏电桥正弦波振荡器）相比，DD
14、S 方法有何优缺点？优点：频率分辨率高，输出频点多，可达 2 的 n 次方个频点(N 为相位累加器位数) ；频率切换速度快，可达 us 量级；频率切换时相位连续；可以输出宽带正交信号；输出相位噪声低，对参考频率源的相位噪声有改善作用；可以产生任意波形；全数字化实现，便于集成，体积小，重量轻。缺点： 振荡不稳定，波形不良好，而且振荡频率在较宽的范围内能不方便地连续调节。第 7 章：3.设置 pwm 输出引脚的为有效和低频时，对占空比有什么区别？在一个技术周期开始时，如果比较值为 0，则在整个计数周期内输出为高电平且保持不变，即 PMW 的占空比为 100%；如果下一个计数周期的比较值仍为 0，则
15、输出不会被复位为低电平，这样允许产生的占空比从 0%100%变化的无毛刺 PMW 脉冲。而如果设定的比较值大于周期寄存器中的周期值，则整个定时周期内输出为低电平，即 PMW 的占空比为 0%；如果比较值等于周期寄存器的值，则在一个定标后的时钟周期后，输出保持为高电平。4.与线性功率放大器相比，pwm 功率放大器有何优点？适用于哪些场合？优点：功率损耗比较低;放大器的输出是一串宽度可调的矩形脉冲,除包含有用的控制；应用：数字音频 各种 LED 模块 直流伺服系统 扬声器；第九章3、一个 dsp 最小系统的硬件通常包括哪些部分？电源、复位电路、时钟电路、外部存储器总线接口电路、仿真器接口电路等部分
16、，缺一不可。作为控制系统的最小板，需在其外围接入扩展板，以使系统能够实现相应功能，为此，最小板设计扩展板接口，实现DSP 与扩展板及其他芯片通信的目的8 设计一个基于 TMS320F2812 的 dsp 应用系统，系统包括 64kw 的扩展 sram，一路 rs-232 通信接口，4 路 12 位 D/A 转换器.SCIBXINF思考题：1、简述数码管动态显示的原理，并与静态显示方法进行比较。动态驱动是将所有数码管的 8 个显示笔划“a,b,c,d,e,f,g,dp“的同名端连在一起，另外为每个数码管的公共极 COM 增加位选通控制电路，位选通由各自独立的 I/O 线控制，当单片机输出字形码时
17、，所有数码管都接收到相同的字形码，但究竟是那个数码管会显示出字形，取决于单片机对位选通 COM 端电路的控制，所以我们只要将需要显示的数码管的选通控制打开，该位就显示出字形，没有选通的数码管就不会亮。通过分时轮流控制各个数码管的的 COM 端，就使各个数码管轮流受控显示，这就是动态驱动。在轮流显示过程中，每位数码管的点亮时间为 12ms，由于人的视觉暂留现象及发光二极管的余辉效应，尽管实际上各位数码管并非同时点亮，但只要扫描的速度足够快，给人的印象就是一组稳定的显示数据，不会有闪烁感，动态显示的效果和静态显示是一样的，能够节省大量的 I/O 端口，而且功耗更低。数码管由 7 个发光二极管组成
18、,行成一个日字形,它门可以共阴极,也可以共阳极.通过解码电路得到的数码接通相应的发光二极而形成相应的字,这就是它的工作原理.其实动态的就是一个扫描问题，静态不是扫描，是加一个恒定的高电平亮，低电平灭TMS320F2812电源 3.3v/1.8v复位电路时钟电路SRAM （64KW ）RS-232D/A 转换D/A 转换D/A 转换D/A 转换2、简述 DSP 最小系统的组成？最小系统是否具有工程应用价值？1）DSP 芯片； 2）时钟电路；3 ）电源与复位电路； 4）JTAG 仿真接口。具有。DSP 最小系统只提供了 DSP 芯片工作所必需的外围设备电路和仿真解耦。用户在进行 DSP 应用系统设计时，可以根据具体的设计要求，在 DSP 最小系统的基础上扩展所需的外设和接口。3、试结合自己选定的 DSP 系统设计，进行总体方案设计。根据需求写出任务说明书根据任务书确定技术指标DSP芯片及外围芯片总体设计确定软硬件分工软件设计说明书 硬件设计说明书 软件编程与调试 硬件设计（.sch/ .pcb ） 系统集成 硬件调试系统测试、样机完成、中试、产品测试与生产
