1、第五章 集成门电路和触发器,学习时应重点掌握集成逻辑门电路的功能 和外部特性，以及器件的使用方法。 对其内部结构和工作原理只要求作一般了解。,随着微电子技术的发展，人们把实现各种逻辑功能的元器件及其连线都集中制造在同一块半导体材料小片上，并封装在一个壳体中，通过引线与外界联系，即构成所谓的集成电路块，通常又称为集成电路芯片。集成门电路和触发器等逻辑器件是实现数字系统功能的物质基础。,采用集成电路进行数字系统设计的优点：可靠性高、可维性好、功耗低、成本低等优点，可以大大简化设计和调试过程。,数字集成电路的分类,数字集成电路通常按照所用半导体器件的不同或者根据集成规模的大小进行分类。,一. 根据所
2、采用的半导体器件进行分类,根据所采用的半导体器件，数字集成电路可以分为两大类。1. 双极型集成电路：采用双极型半导体器件作为元件。主要特点是速度快、负载能力强，但功耗较大、 集成度较低。2. 单极型集成电路(又称为MOS集成电路): 采用金属-氧化物半导体场效应管(Metel Oxide Semiconductor Field Effect Tra- nsister)作为元件。主要特点是结构简单、制造方便、集成度高、功耗低，但速度较慢。,双极型集成电路又可进一步可分为：晶体管-晶体管逻辑电路TTL(Transistor Transistor Logic)；发射极耦合逻辑电路(Emitter C
3、oupled Logic) ；集成注入逻辑电路I2L(Integrated Injection Logic) 。 TTL电路的“性能价格比”最佳，应用最广泛。,MOS集成电路又可进一步分为：PMOS( P-channel Metel Oxide Semiconductor)；NMOS(N-channel Metel Oxide Semiconductor)；CMOS(Complement Metal OxideSemiconductor)。CMOS电路应用较普遍，因为它不但适用于通用逻电路的设计，而且综合性能最好 。,二根据集成电路规模的大小进行分类,通常根据一片集成电路芯片上包含的逻辑门个数
4、或元件个数，分为 SSI 、MSI 、LSI 、VLSI。,1. SSI (Small Scale Integration ) 小规模集成电路: 逻辑门数小于10 门(或元件数小于100个)； 2. MSI (Medium Scale Integration ) 中规模集成电路: 逻辑门数为10 门99 门(或元件数100个999个)； 3. LSI (Large Scale Integration ) 大规模集成电路: 逻辑门数为100 门9999 门(或元件数1000个99999个)； 4. VLSI (Very Large Scale Integration) 超大规模集成电路: 逻辑门
5、数大于10000 门(或元件数大于100000个)。,第一节 CMOS门电路,CMOS数字电路的特点及使用时的注意事项,（1）CMOS电路的工作速度比TTL电路的低。 （2）CMOS带负载的能力比TTL电路强。 （3）CMOS电路的电源电压允许范围较大，约在318V，抗干扰能力比TTL电路强。 （4）CMOS电路的功耗比TTL电路小得多。门电路的功耗只有几个W，中规模集成电路的功耗也不会超过100W。 （5）CMOS集成电路的集成度比TTL电路高。 （6）CMOS电路适合于特殊环境下工作。 （7）CMOS电路容易受静电感应而击穿，在使用和存放时应注意静电屏蔽，焊接时电烙铁应接地良好，尤其是CM
6、OS电路多余不用的输入端不能悬空，应根据需要接地或接高电平。,CMOS数字电路的特点,使用集成电路时的注意事项,（1）对于各种集成电路，使用时一定要在推荐的工作条件范围内，否则将导致性能下降或损坏器件。,（2）数字集成电路中多余的输入端在不改变逻辑关系的前提下可以并联起来使用，也可根据逻辑关系的要求接地或接高电平。TTL电路多余的输入端悬空表示输入为高电平；但CMOS电路，多余的输入端不允许悬空，否则电路将不能正常工作。,（3）TTL电路和CMOS电路之间一般不能直接连接，而需利用接口电路进行电平转换或电流变换才可进行连接，使前级器件的输出电平及电流满足后级器件对输入电平及电流的要求，并不得对
7、器件造成损害。,1、CMOS非门,（1）uA0V时，TN截止，TP导通。输出电压uYVDD10V。 （2）uA10V时，TN导通，TP截止。输出电压uY0V。,2、CMOS与非门、或非门、与门、或门、与或非门和异或门,CMOS与非门,A、B当中有一个或全为低电平时，TN1、TN2中有一个或全部截止，TP1、TP2中有一个或全部导通，输出Y为高电平。,只有当输入A、B全为高电平时，TN1和TN2才会都导通，TP1和TP2才会都截止，输出Y才会为低电平。,CMOS或非门,只要输入A、B当中有一个或全为高电平，TP1、TP2中有一个或全部截止，TN1、TN2中有一个或全部导通，输出Y为低电平。,只有
8、当A、B全为低电平时，TP1和TP2才会都导通，TN1和TN2才会都截止，输出Y才会为高电平。,与门,或门,CMOS与或非门,CMOS异或门,3、CMOS OD门、TSL门及传输门,CMOS OD门,CMOS TSL门,CMOS 传输门,C0、 ，即C端为低电平（0V）、 端为高电平（VDD）时， TN和TP都不具备开启条件而截止，输入和输出之间相当于开关断开一样。 C1、 ，即C端为高电平（VDD）、 端为低电平（0V）时，TN和TP都具备了导通条件，输入和输出之间相当于开关接通一样，uoui。,第二节 TTL门电路,1、TTL与非门,输入信号不全为1：如uA=0.3V， uB=3.6V,1
9、V,则uB1=0.3+0.7=1V，T2、T5截止，T3、T4导通,忽略iB3，输出端的电位为：,输出Y为高电平。,uY50.70.73.6V,输入信号全为1：如uA=uB=3.6V,2.1V,则uB1=2.1V，T2、T5导通，T3、T4截止,输出端的电位为：,uY=UCES0.3V,输出Y为低电平。,功能表,真值表,逻辑表达式,输入有低，输出为高；输入全高，输出为低。,74LS00内含4个2输入与非门，74LS20内含2个4输入与非门。,2、TTL非门、或非门、与或非门、与门、或门及异或门,A=0时，T2、T5截止，T3、T4导通，Y=1。,A=1时，T2、T5导通，T3、T4截止，Y=0
10、。,TTL非门,A、B中只要有一个为1，即高电平，如A1，则iB1就会经过T1集电结流入T2基极，使T2、T5饱和导通，输出为低电平，即Y0。,AB0时，iB1、iB1均分别流入T1、T1发射极，使T2、T2、T5均截止，T3、T4导通，输出为高电平，即Y1。,TTL或非门,A和B都为高电平（T2导通）、或C和D都为高电平（T2导通）时，T5饱和导通、T4截止，输出Y=0。,A和B不全为高电平、并且C和D也不全为高电平（T2和T2同时截止）时，T5截止、T4饱和导通，输出Y=1。,TTL与或非门,与门,或门,异或门,3、OC门及TSL门,问题的提出：,为解决一般TTL与非门不能线与而设计的。,
11、A、B不全为1时，uB1=1V，T2、T3截止，Y=1。,接入外接电阻R后：,A、B全为1时，uB1=2.1V，T2、T3饱和导通，Y=0。,外接电阻R的取值范围为：,OC门,TSL门,E0时，二极管D导通，T1基极和T2基极均被钳制在低电平，因而T2T5均截止，输出端开路，电路处于高阻状态。,结论：电路的输出有高阻态、高电平和低电平3种状态。,TSL门的应用：,构成数据总线：让各门的控制端轮流处于低电平，即任何时刻只让一个TSL门处于工作状态，而其余TSL门均处于高阻状态，这样总线就会轮流接受各TSL门的输出。,4、TTL系列集成电路及主要参数,TTL系列集成电路,74：标准系列，前面介绍的
12、TTL门电路都属于74系列，其典型电路与非门的平均传输时间tpd10ns，平均功耗P10mW。,74H：高速系列，是在74系列基础上改进得到的，其典型电路与非门的平均传输时间tpd6ns，平均功耗P22mW。,74S：肖特基系列，是在74H系列基础上改进得到的，其典型电路与非门的平均传输时间tpd3ns，平均功耗P19mW。,74LS：低功耗肖特基系列，是在74S系列基础上改进得到的，其典型电路与非门的平均传输时间tpd9ns，平均功耗P2mW。74LS系列产品具有最佳的综合性能，是TTL集成电路的主流，是应用最广的系列。,TTL与非门主要参数,（1）输出高电平UOH：TTL与非门的一个或几个
13、输入为低电平时的输出电平。产品规范值UOH2.4V，标准高电平USH2.4V。 （2）高电平输出电流IOH：输出为高电平时，提供给外接负载的最大输出电流，超过此值会使输出高电平下降。IOH表示电路的拉电流负载能力。 （3）输出低电平UOL：TTL与非门的输入全为高电平时的输出电平。产品规范值UOL0.4V，标准低电平USL0.4V。 （4）低电平输出电流IOL：输出为低电平时，外接负载的最大输出电流，超过此值会使输出低电平上升。IOL表示电路的灌电流负载能力。 （5）扇出系数NO：指一个门电路能带同类门的最大数目，它表示门电路的带负载能力。一般TTL门电路NO8，功率驱动门的NO可达25。 （
14、6）最大工作频率fmax：超过此频率电路就不能正常工作。,（7）输入开门电平UON：是在额定负载下使与非门的输出电平达到标准低电平USL的输入电平。它表示使与非门开通的最小输入电平。一般TTL门电路的UON1.8V。 （8）输入关门电平UOFF：使与非门的输出电平达到标准高电平USH的输入电平。它表示使与非门关断所需的最大输入电平。一般TTL门电路的UOFF0.8V。 （9）高电平输入电流IIH：输入为高电平时的输入电流，也即当前级输出为高电平时，本级输入电路造成的前级拉电流。 （10）低电平输入电流IIL：输入为低电平时的输出电流，也即当前级输出为低电平时，本级输入电路造成的前级灌电流。 （
15、11）平均传输时间tpd：信号通过与非门时所需的平均延迟时间。在工作频率较高的数字电路中，信号经过多级传输后造成的时间延迟，会影响电路的逻辑功能。 （12）空载功耗：与非门空载时电源总电流ICC与电源电压VCC的乘积。,第三节 基本触发器和同步触发器,触发器是构成时序逻辑电路的基本逻辑部件。* 它有两个稳定的状态：0状态和1状态； 在不同的输入情况下，它可以被置成0状态或1状态； 当输入信号消失后，所置成的状态能够保持不变。,所以，触发器可以记忆1位二值信号。根据逻辑功能的不同，触发器可以分为RS触发器、D触发器、JK触发器、T和T触发器；按照结构形式的不同，又可分为基本RS触发器、同步触发器
16、、主从触发器和边沿触发器。,1 基本RS触发器,电路组成和逻辑符号,信号输入端，低电平有效。,工作原理,1,0,0,1,1 0,0,0,1,1,0,0 1,1,1,1,1,0,1 1,不变,1,0,0,0,0,1,1,0 0,不定,？,现态：触发器接收输入信号之前的状态，也就是触发器原来的稳定状态。用Qn表示。,次态：触发器接收输入信号之后所处的新的稳定状态，用Qn+1表示。,基本RS触发器的特点,（1）电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。 （2）在外加触发信号有效时，电路可以触发翻转，实现置0或置1。 （3）在稳定状态下两个输出端的状态和必须是互补关系，即有约
17、束条件。 （4）存储一位2进制信息。 （5）动作特点是输入信号在全部作用时间里直接改变输出端的状态。抗干扰能力差。 （6）触发器的次态不仅与输入信号状态有关，而且与触发器的现态有关。,特性表（真值表）,现态：触发器接收输入信号之前的状态，也就是触发器原来的稳定状态。,次态：触发器接收输入信号之后所处的新的稳定状态。,次态Qn+1的卡诺图,特性方程,触发器的特性方程就是触发器次态Qn+1与输入及现态Qn之间的逻辑关系式,状态图,描述触发器的状态转换关系及转换条件的图形称为状态图,0,1,1/,1/,10/,01/,波形图,反映触发器输入信号取值和状态之间对应关系的图形称为波形图,置1,置0,置1
18、,置1,置1,保持,不允许,集成基本RS触发器,EN1时工作 EN0时禁止,2 同步触发器,（1）同步RS触发器,CP1时，工作情况与基本RS触发器相同。,特性表,特性方程,主要特点,波形图,（1）时钟电平控制。在CP1期间接收输入信号，CP0时状态保持不变，与基本RS触发器相比，对触发器状态的转变增加了时间控制。 （2）R、S之间有约束。不能允许出现R和S同时为1的情况，否则会使触发器处于不确定的状态。,不变,不变,不变,不变,不变,不变,置1,置0,置1,置0,不变,（2）同步JK触发器,CP=1期间有效,特性表,JK=00时不变 JK=01时置0 JK=10时置1 JK=11时翻转,状态
19、图,波形图,在数字电路中，凡在CP时钟脉冲控制下，根据输入信号J、K情况的不同，具有置0、置1、保持和翻转功能的电路，都称为JK触发器。,（3）同步D触发器（D锁存器）,CP=1期间有效,状态图,波形图,在数字电路中，凡在CP时钟脉冲控制下，根据输入信号D情况的不同，具有置0、置1功能的电路，都称为D触发器。,集成同步D触发器,CP1、2,CP3、4,POL1时，CP1有效，锁存 的内容是CP下降沿时刻D的值； POL0时，CP0有效，锁存 的内容是CP上升沿时刻D的值。,第四节 主从触发器和边沿触发器,一. 主从RS触发器,工作原理,（1）接收输入信号过程 CP=1期间：主触发器控制门G7、
20、G8打开，接收输入信号R、S，有：从触发器控制门G3、G4封锁，其状态保持不变。,1,0,0,1,特性方程,逻辑符号,电路特点,主从RS触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有 CP1期间接收输入信号，CP下降沿到来时触发翻转的特点。但其仍然存在着约束问题，即在CP1期间，输入信号R和S不能同时为1。,二、主从JK触发器,代入主从RS触发器的特性方程，即可得到主从JK触发器的特性方程：,将,主从JK触发器没有约束。,特性表,时序图,电路特点,逻辑符号,主从JK触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有 CP1期间接收输入信号，CP下降沿到来时触
21、发翻转的特点。 输入信号J、K之间没有约束。 存在一次变化问题。,带清零端和预置端的主从JK触发器,0,0,1,0,0,1,带清零端和预置端的主从JK触发器的逻辑符号,集成主从JK触发器,与输入主从JK触发器的逻辑符号,主从JK触发器功能完善，并且输入信号J、K之间没有约束。但主从JK触发器还存在着一次变化问题，即主从JK触发器中的主触发器，在CP1期间其状态能且只能变化一次，这种变化可以是J、K变化引起，也可以是干扰脉冲引起，因此其抗干扰能力尚需进一步提高。,三、边沿D触发器,工作原理,边沿D触发器没有一次变化问题。,逻辑符号,集成边沿D触发器,注意：CC4013的异步输入端RD和SD为高电
22、平有效。,四、边沿JK触发器,CP下降沿时刻有效,边沿JK触发器的逻辑符号,边沿JK触发器的特点,边沿触发，无一次变化问题。 功能齐全，使用方便灵活。 抗干扰能力极强，工作速度很高。,集成边沿JK触发器,74LS112为CP下降沿触发。 CC4027为CP上升沿触发，且其异步输入端RD和SD为高电平有效。,注意,五 T触发器,在数字电路中，凡在CP时钟脉冲控制下，根据输入信号T取值的不同，具有保持和翻转功能的电路，即当T0时能保持状态不变，T1时一定翻转的电路，都称为T触发器。,特性表,逻辑符号,T触发器特性方程：,与JK触发器的特性方程比较，得：,电路图,状态图,时序图,六 T触发器,在数字电路中，凡每来一个时钟脉冲就翻转一次的电路，都称为T触发器。,特性表,逻辑符号,T 触发器特性方程：,与JK触发器的特性方程比较，得：,电路图,变换T触发器的特性方程：,状态图,时序图,本节小结：,
