1、第21章 触发器和时序逻辑电路,21.1 双稳态触发器,21.2 寄存器,21.3 计数器,21.5 由555定时器组成的单稳态触发器和无稳态触发器,21.6 应用举例,21.4 时序逻辑电路的分析,本章要求,1. 掌握 RS、JK、D 触发器的逻辑功能及不同结构触发器的动作特点; 2. 掌握寄存器、移位寄存器、二进制计数器、十进制计数器的逻辑功能，会分析时序逻辑电路; 3. 学会使用本章所介绍的各种集成电路; 4. 了解集成定时器及由它组成的单稳态触发器和多谐振荡器的工作原理。,第21章 触发器和时序逻辑电路,时序逻辑电路：电路的输出状态不仅取决于当时的输入信号，而且与电路原来的状态有关，当
2、输入信号消失后，电路状态仍维持不变。这种电路具有存贮记忆功能。（第21章）,组合逻辑电路：任何时刻电路的输出状态只取决于该时刻的输入状态，而与该时刻以前的电路状态无关。（第20章）,电路的输出状态不仅取决于当时的输入信号，而且与电路原来的状态有关，当输入信号消失后，电路状态仍维持不变。这种具有存贮记忆功能的电路称为时序逻辑电路。输入-输出之间至少有一条反馈路径。,时序逻辑电路的特点：,时序逻辑电路框图,组合逻辑电路框图,21.1 双稳态触发器,双稳态触发器：是一种具有记忆功能的逻辑单元电路，它能储存一位二进制码。是构成时序逻辑电路的基本单元。,根据电路结构的不同，触发器可分为RS触发器、JK触
3、发器、D触发器、T和T触发器等。,有两种不同类型的输入端。,“0”态,“1”态,逻辑变量输入端，如D、 RS、JK、T,触发器符号,触发器的特点：1. 有两个稳定状态“0”态和“1”态；2. 能根据输入信号将触发器置成“0”或“1”态；3. 输入信号消失后，被置成的“0”或“1”态能保存下来，即具有记忆功能。,21.1.1 RS 触发器,两互补输出端,1. 基本 RS 触发器,两输入端,反馈线,构成各种功能触 发器的最基本单元,由两个与非门构成的RS触发器,触发器输出与输入的逻辑关系,设触发器原态为“1”态。,1,0,1,0,设原态为“0”态,1,1,0,触发器保持“0”态不变,复位,0,设原
4、态为“0”态,1,1,0,0,设原态为“1”态,0,0,1,触发器保持“1”态不变,置位,1,设原态为“0”态,0,0,1,1,设原态为“1”态,0,0,1,触发器保持“1”态不变,1,1,0,若G1先翻转，则触发器为“0”态,“1”态,若先翻转,逻辑符号,数字电路系统中，经常要求各位触发器的状态随时间按同一节奏改变，以便使整个系统能步调一致地协调工作，这种同步操作要求各位触发器受同一控制信号的作用，此控制信号可由一个发出固定频率脉冲的振荡器产生，它能像时钟一样准确地控制触发器的翻转时刻，因之称为时钟脉冲，记作CP。,结构组成,G1和G2构成基本的RS触发器,直接置“1”端,直接置“0”端,G
5、3和G4构成RS引导触发器,S,R,置“1”输入端 高电平有效,置“0”输入端 高电平有效,CP,Q,2. 可控（同步） RS 触发器,时钟脉冲,CP=0时,0,触发器保持原态,1,取决于R、S及原态,1,若原状态：,保持不变！,输入R=0, S=0时,0,1,1,0,输出保持：,1,若原状态：,1,0,0,1,输出保持：,1,若原状态：,输入R=0, S=1时,0,1,1,0,输出保持：,1,若原状态：,1,0,1,0,输出变为：,置“1” ！,1,若原状态：,置“0” ！,输入R=1, S=0时,0,1,0,1,输出变为：,1,若原状态：,1,0,0,1,输出保持：,输出QQ1，为逻辑功能
6、的混乱状态。 当CP10或R、S同时由10时，逻辑状态是不定的。 因此使用RS触发器时应保证RS0,1,若原状态：,输出状态不定！,输入R=1, S=1时,0,1,1,1,输出变为：,逻辑功能混乱！,1,1,RS触发器的状态表,可控RS状态表,CP高电平时触发器状态由R、S确定,RS触发器的特性方程,（约束条件）,例：画出可控 RS 触发器的输出波形,可控 RS状态表,CP高电平时触发器状态由R、S确定,存在问题：,时钟脉冲不能过宽，否则出现空翻现象，即在一个时钟脉冲期间触发器翻转一次以上。发生空翻现象时，时钟脉冲CP失去对触发器的触发控制作用。,克服办法：采用 JK 触发器或 D 触发器,2
7、1.1.2 主从型JK触发器,主从JK触发器是目前功能最完善、使用较灵活和通用性较强的一种触发器。,1、 主从JK触发器的结构组成,图中G1G4构成主触发器，输入通过一个非门和CP控制端相连。,G5G8构成从触发器，从触 发器直接与CP控制端相连。,主触发器,从触发器,2、 JK触发器的工作原理,CP=1期间：,1,1,1,1,1,1,1,0,1,0,0,0,1,0,主触发器因CP=0被封锁，输 出状态保持不变。,从触发器由于CP=1被触发， 其输出次态Q1n+1随着JK输入端 的变化而改变。,设输出现态Q=1、J=1，K=0,G8 有0出1,0,G6 有0出1,1,1,G5 全1出0,0,从
8、触发器把CP=1时的状 态记忆下来，在CP下跳 沿到来时作为输入状态送 入主触发器中。,CP下跳沿到来时：,1,1,1,1,1,1,1,0,1,0,0,1,0,从触发器因CP=0被封锁，输 出状态保持不变。,主触发器由于CP=1被触 发，其输出次态Qn+1随着 输入端的变化而改变。,G2 有0出1,G1 全1出0,1,G3 有0出1,0,显然JK触发器在CP下跳沿 到来时输出状态发生改变， 且此状态一直保持到下一个 时钟脉冲下跳沿的到来。,1,0,0,1,主从型JK触发器的逻辑功能,显然边沿触发的主从型JK触发器有效地抑制了“空翻”现 象。在时钟脉冲CP下降沿到来时，其输出、输入端子之间 的对
9、应关系为：,J0，K0时，触发器无论现态如何，次态Qn+1Qn， 保持功能； 当J1，K0时，无论触发器现态如何，次态Qn+11， 置1功能； 当J0，K1时，无论触发器现态如何，次态Qn+10； 置0功能； 当J1，K1时，无论触发器现态如何，次态Qn+1 Qn 翻转功能。 结论：JK不同时，输出次态总是随着J的变化而变化；JK均 为0时，输出保持不变；JK均为1时，输出发生翻转。,(3)JK触发器功能真值表,(保持功能),(置“0”功能),(置“1”功能),(计数功能),C下降沿触发翻转,JK触发器特性方程,置1,置0,翻转,保持,JK触发器时序波形图,归纳JK触发器的特点： 边沿触发，即
10、CP边沿到来时触发。 具有置0、置1、保持、翻转四种功能，能够有效地抑制 空翻现象。 使用方便灵活，抗干扰能力极强，工作速度很高。,例：JK 触发器工作波形,基本R-S触发器,导引电路,21.1.3 维持阻塞 D 触发器,1.电路结构,反馈线,21.1.3 维持阻塞 D 触发器,2.逻辑功能,（1）D = 0,1,0,当CP = 0时,0,当CP= 1时,0,1,封锁,在CP= 1期间，触发器保持“0”不变,21.1.3 维持阻塞 D 触发器,2.逻辑功能,（1）D = 1,0,1,当CP= 0时,1,当CP= 1时,0,1,封锁,在CP= 1期间，触发器保持“1”不变,封锁,上升沿触 发翻转
11、,CP上升沿前接收信号，上升沿时触发器翻转，( 其Q的状态与D状态一致）；上升沿后输入 D不再起作用，触发器状态保持。 即(不会空翻),结论：,Qn+1 =D,D触发器特性方程,例：D 触发器工作波形图,21.1.4 触发器逻辑功能的转换,1. 将JK触发器转换为 D 触发器,仍为下降沿 触发翻转,2. 将JK触发器转换为 T 触发器,当J=K时，两触发器状态相同,3. 将 D 触发器转换为 T触发器,触发器仅具有计数功能,即要求来一个CP，触发器就翻转一次。,21.2 寄存器,寄存器是数字系统常用的逻辑部件，它用来存放数码或指令等。它由触发器和门电路组成。一个触发器只能存放一位二进制数，存放
12、 n 位二进制时，要 n个触发器。,21.2.1 数码寄存器,仅有寄存数码的功能。,清零,寄存指令,通常由D触发器或R-S触发器组成,并行输入方式,寄存数码,触发器状态不变,清零,寄存指令,并行输出方式,&,&,&,&,Q,Q,Q,Q,状态保持不变,21.2.2 移位寄存器,不仅能寄存数码，还有移位的功能。,所谓移位，就是每来一个移位脉冲，寄存器中所寄存的数据就向左或向右顺序移动一位。,寄存数码,1.单向移位寄存器,D,1011,1,Q,1011,1,0,1,1,J,K,FF3,数据依次向左移动，称左移寄存器，输入方式为串行输入。,Q,Q,Q,数码输入,再输入四个移位脉冲，1011由高位至低位
13、依次从Q3端输出。,串行输出方式,数码输入,左移寄存器波形图,1,1,1,1,1,1,0,待存数据,1011存入寄存器,从Q3取出,四位左移移位寄存器状态表,1,2,3,1,0,1,并 行 输 出,再继续输入四个移位脉冲,从Q3端串行输出1011数码,右移移位寄存器,寄存器分类,并行输入/并行输出,串行输入/并行输出,并行输入/串行输出,串行输入/串行输出,21.3 计数器,计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。,21.3.1 二进制计数器,按二进制的规律累计脉冲个数，它也是构成其它进制计数器的基础。要构成 n位二进制计数器，需用
14、 n个具有计数功能的触发器。,1. 异步二进制加法计数器,异步计数器：计数脉冲CP不是同时加到各位触发器。最低位触发器由计数脉冲触发翻转，其他各位触发器有时需由相邻低位触发器输出的进位脉冲来触发，因此各位触发器状态变换的时间先后不一，只有在前级触发器翻转后,后级触发器才能翻转。,二 进 制 数Q2 Q1 Q0,0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 8 0 0 0,脉冲数 (CP),二进制加法计数器状态表,从状态表可看出：最低位触发器来一个脉冲就翻转一次，每个触发器由 1变为 0 时，要产生进位信号,这个进
15、位信号应使相邻的高位触发器翻转。,当J、K=1时，具有计数功能，每来一个脉冲触发器就翻转一次.,三位异步二进制加法计数器,在电路图中J、悬空表示J、K=1,下降沿 触发翻转,当相邻低位触发器由1变 0 时翻转,异步二进制加法器工作波形,每个触发器翻转的时间有先后，与计数脉冲不同步,用D触发器构成三位二进制异步加法器,2、若构成减法计数器CP又如何连接？,思考,1、各触发器CP应如何连接？,各D触发器已接成T触发器，即具有计数功能,2. 同步二进制加法计数器,异步二进制加法计数器线路联接简单。 各触发器是逐级翻转，因而工作速度较慢。,同步计数器：计数脉冲同时接到各位触发器，各触发器状态的变换与计
16、数脉冲同步。,同步计数器由于各触发器同步翻转，因此工作速度快。但接线较复杂。,二 进 制 数Q2 Q1 Q0,0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 8 0 0 0,脉冲数 (CP),二进制加法计数器状态表,最低位触发器FF0每来一个脉冲就翻转一次；,FF1：当Q0=1时，再来一个脉冲则翻转一次；,FF2：当Q0=Q1= 1时，再来一个脉冲则翻转一次。,四位二进制加法计数器的状态表,四位二进制同步加法计数器级间连接的逻辑关系,由J、K端逻辑表达式，可得出四位同步二进制计数器的逻辑电路。,触发器翻转条件,J、
17、K端逻辑表达式,J、K端逻辑表达式,FF0,每输入一CP翻一次,FF1,FF2,FF3,J0 =K0 =1,Q0 =1,J1 =K1 = Q0,Q1 = Q0 = 1,J2 =K2 = Q1 Q0,Q2 = Q1 = Q0 = 1,J3 =K3= Q2 Q1 Q0,（加法）,（减法）,计数脉冲同时加到各位触发器上，当每个到来后 触发器状态是否改变要看J、K的状态。,由主从型 JK 触发器组成的同步四位二进制加法计数器,74LS161型四位同步二进制计数器,(a) 外引线排列图； (b) 逻辑符号,21.3.2 十进制计数器,十进制计数器：计数规律：“逢十进一”。它是用四位二进制数表示对应的十进
18、制数，所以又称为二-十进制计数器。,四位二进制可以表示十六种状态，为了表示十进制数的十个状态，需要去掉六种状态，具体去掉哪六种状态，有不同的安排，这里仅介绍广泛使用 8421编码的十进制计数器。,1.同步十进制计数器,十进制加法计数器状态表,十进制同步加法计数器,十进制计数器工作波形,常用74LS160型同步十进制加法计数器, 其外引脚排 列及功能表与74LS161型计数器相同。,2. 异步十进制计数器,(1) 74LS290型二-五-十进制计数器,逻辑功能及外引线排列,（1） R01 、 R02 ： 置“0”输入端,逻辑功能,逻辑功能及外引线排列,（1） S91 、 S92 ： 置“9”输入
19、端,逻辑功能,逻辑功能及外引线排列,计数功能,0,0,0,0,1,1,0,0,1,1,74LS290型计数器功能表,输 入,输 出,Q2,Q3,Q1,Q0,1,1,0,1,1,0,1,1,R01,S92,S91,R02,有任一为“0”,有任一为“0”,计数,置9,8421异步十进制计数器,计数状态,(2) 74LS290的应用,异步五进制计数器,工作波形,如何构成 N进制计数器,反馈置“0”法：当满足一定的条件时，利用计数器的复位端强迫计数器清零, 重新开始新一轮计数。利用反馈置“0”法可用已有的计数器得出小于原进制的计数器。例：用一片74LS290可构成十进制计数器，如将十进制计数器适当改接
20、, 利用其清零端进行反馈清零，则可得出十以内的任意进制计数器。,用一片74LS290构成十以内的任意进制计数器,例：六进制计数器,例：六进制计数器,当状态 0110（6）出现时，将 Q2=1，Q1=1 送到复位端 R01和R02，使计数器立即清零。状态 0110仅瞬间存在。,74LS290为异步 清零的计数器,反馈置“0”实现方法:,六进制计数器,S92,S91,Q3,Q0,Q2,Q1,R01,R02,CP1,CP0,计数脉冲,计数器清零,七进制计数器,当出现 0110（6）时，应立即使计数器清零，重新开始新一轮计数。,当出现 0111(7)时，计数器立即清零，重新开始新一轮计数。,计数器清零
21、,二片74LS290构成100以内的计数器,例1：二十四进制计数器,0010(2),0100(4),十位,个位,两位十进制计数器(100进制),例2: 六十进制计数器,个位为十进制，十位为六进制。个位的最高位 Q3 接十位的 CP0 ，个位十进制计数器经过十个脉冲循环 一次，每当第十个脉冲来到后 Q3由 1 变为 0，相当于 一个下降沿，使十位六进制计数器计数。经过六十个 脉冲，个位和十位计数器都恢复为 0000。,21.4 555定时器及其应用,555定时器是一种将模拟电路和数字电路集成于一体的电子器件。用它可以构成单稳态触发器、多谐振荡器和施密特触发器等多种电路。 555定时器在工业控制、
22、定时、检测、报警等方面有广泛应用。,21.4.1 555定时器的结构及工作原理,1. 分压器：由三个等值电阻构成,2. 比较器：由电压比较器C1和C2构成,3. R-S触发器,4. 放电开关管T,VA,VB,输出端,电压控制端,高电平触发端,低电平触发端,放电端,复位端,UCC,分压器,比较器,R-S触发器,放电管,地,比较结果,1/3 UCC,不允许,2/3 UCC,综上所述，555功能表为：,1. 由555定时器组成的多谐振荡器,多谐振荡器是一种无稳态触发器，接通电源后，不需外加触发信号，就能产生矩形波输出。由于矩形波中含有丰富的谐波，故称为多谐振荡器。,多谐振荡器是一种常用的脉冲波形发生
23、器,触发器和时序电路中的时钟脉冲一般是由多谐振荡器产生的。,21.4.2 定时器电路的应用,1. 由555定时器组成的多谐振荡器,接通电源,通电前 uC=0,1,2/3 UCC,C充电,C放电,1,1/3 UCC,接通电源,C充电,C放电,例：多谐振荡器构成水位监控报警电路,水位正常情况下，电容C被短接, 扬声器不发音；水位下降到探测器以下时，多谐振荡器开始工作，扬声器发出报警。,21.4.2 定时器电路的应用,单稳态触发器只有一个稳定状态。在未加触发脉冲前，电路处于稳定状态；在触发脉冲作用下，电路由稳定状态翻转为暂稳定状态，停留一段时间后，电路又自动返回稳定状态。,暂稳定状态的长短，取决于电路的参数，与触发脉冲无关。,2. 由555定时器组成的单稳态触发器,单稳态触发器一般用做定时、整形及延时。,2. 由555定时器组成的单稳态触发器,(地),接通电源,2/3 UCC,0,1,1,Q=0,导通,1,稳定状态,2. 由555定时器组成的单稳态触发器,(地),Q=1,截止,暂稳状态,0,0, 1/3 UCC,2. 由555定时器组成的单稳态触发器,(地),2/3 UCC,Q=1,0,1,稳定状态,
