1、2011-2012 德州仪器 C2000 及 MCU 创新设计大赛项目报告题 目： 简易数字信号传输性能分析仪 学校： 西安邮电学院 指导教师： 李国辉 组别： 本科组 应用类别： 低功耗应用类 平台： Cortex-M 参赛队成员名单：姓名 邮箱郭浩 白飞 罗东辉 王渊 视频文件观看地址： http:/ （13609133184）简易数字信号传输性能分析仪摘 要本系统以 ARM CORTEX-M3 内核的主控芯片 LM3S811 为核心，采用液晶屏输出一个数字信号传输中的眼图图形。利用基本门电路产生 m 序列而没有使用 FPGA 等贵重芯片产生了同样的 m 序列，利用最常见的 555 定时器
2、而非需要大量占用软件资源的 DDS 产生了时钟信号，性价比很高。关键词：数字信号传输；分析仪；m 序列；低通滤波器；频率步进可调时钟AbstractTo ARM the system CORTEX-M3 LM3S811 master chip at the core of the kernel, with LCD output a digital signal transmission in the eye-diagram of the graphics.Use basic gate circuit to generate m sequence without using FPGA and o
3、ther valuable chips have the same sequence of m, 555 timer rather than the needs of the most common resource intensive software DDS clock signals, cost is very high.Keywords: digital signal transmission; analyzer; m sequence; low-pass filter; step frequency adjustable clock01.引言在现代数字通信中，物理层的检查是非常关键的
4、一步。而通常情况下，现场施工需要携带示波器等大型器材才可以实现对当前线路中物理层的检查。我们设计的系统是为了解决手持式设备检查数字通信物理层通信质量的仪表。2.系统方案本系统主要由 m 序列产生模块、时钟产生模块、低通滤波器模块、数字信号分析模块、液晶显示模块和电源模块组成，下面分别论证这几个模块的选择。2.1 m 序列产生方法的论证与选择方案一：采用线性移位寄存器发生器来产生。采用纯数电思想，电路设计简单，所需器件较为常用，成本较低，性价比高。方案二：基于 FPGA 的 m 序列发生器。由于 FPGA 的内部逻辑功能是通过向内部静态存储器单元加载配置数据来实现的，其配置文件决定了逻辑单元的逻
5、辑功能，FPGA 的这种结构允许多次编程，并享有快速有效的对新设计进行优化，灵活性较大。综合以上两种方案，选择方案一。2.2 低通滤波器制作方法的论证与选择方案一：运算放大器和 RC 网络组成的有源低通滤波器。因为不用电感元件，所以免除了电感所固有的非线性特性、磁场屏蔽、损耗、体积和重量过大等缺点。由于运算放大器的增益和输入电阻高，输出电阻低，所以能提供一定的信号增益和缓冲作用。并可用简单的级联来得到高阶滤波器且调谐也很方便，但由于电阻电容值的不精准，滤波器的精度不准，不过成本较低。方案二：集成滤波芯片。外围电路简单，精度一般比较高，成本较高。方案三：LC 滤波，采用电感和电容滤波的方式，是最
6、为古老经典的方式，并且电路简单，功耗低。但是电感需要专门制作，制作工艺很难达到要求。综合以上三种方案，选择方案一。2.3 时钟产生模块的论证与选择方案一：采用 DDS 技术产生频率步进可调的正弦波，经过低通滤波器，生成方波提供给系统作为时钟信号。这种方案可以轻松实现步进频率，并且在题目要求的范围内频率稳定度非常高。但是需要额外的软件资源来控制，性价比低。方案二：使用 555 定时器。555 系列定时器芯片是应用非常广泛的时钟芯1片，采用不同的电阻电容搭配即可产生不同频率的时钟信号。制作一个电阻网络，选用电阻网络的不同端口就可以产生不同频率的时钟信号。这种方案的性价比高，但是开发周期过长，频率稳
7、定度一般。综合考虑采用方案二。2.4 显示模块的论证与选择方案一：采用示波器显示眼图。利用示波器观察眼图是最常用的观测眼图的方法，同时采样信号与其同步信号，并设置同步信号触发，即可轻松观测到眼图。但是示波器的体积过于庞大，所以有着不可携带和移动的特性，在设备越来越手持化的过程中势必会渐渐淘汰。方案二：采用 ARM 控制液晶屏显示眼图。ARM 内核是手持式设备的优先选用内核，其速度高，资源丰富，完全可以满足我们题目的要求。但是需要算法精确控制 AD 采样频率和刷屏频率以保持稳定的眼图，算法不容易建立。综合考虑采用方案二。2.5 数字信号分析模块的论证与选择方案一：利用低通滤波器滤去高频噪声，然后
8、设置合适的门限判决电压，根据同步时钟抽样判决还原出原始信号。此方法是大多数系统的选择方案，但是在误码率方面有着先天的不足。无法实现自适应信号幅值。方案二：采用 ARM 控制的 AD 采样，利用算法还原出原始信号。此方案实施难度大，算法不容易建立，但是考虑到液晶屏控制，此方案比方案一有着非常大的优势，且误码率低。方案三：利用 ARM 进行 AD 转换，算出 VH（min）和 VL（max） ，计算出最佳门限电压，利用数控电位器实现自适应幅值。根据最佳门限电压，利用高速比较器还原出原始信号，并且可以计算出原始信号的同步时钟。综合考虑，选用方案三。23. 系统硬件设计3.1.1 系统总体框图系统总体
9、框图如图 2 所示。数字信号发生器低通滤波器伪随机信号发生器 加法电路数字信号分析电路眼图显示开关图 2 系统总体框图3.1.2 信号发生器子系统框图与电路原理图1）信号发生器子系统框图如图 3 所示。异或门CD4070移位寄存器74LS164触发器或门开关清零置时钟图 3 信号发生器子系统框图2）信号发生器子系统电路如图 4 所示。3图 4 信号发生器子系统电路3.1.3 伪随机信号发生器子系统框图与电路原理图1）伪随机信号发生器子系统框图如图 5 所示。异或门74HC86高速移位寄存器 74HC595触发器或门开关清零置有源晶振4图 5 伪随机信号发生器子系统框图2）伪随机信号发生器子系统
10、电路电路基本同图 4，只是时钟由有源晶振提供，移位寄存器 74LS164 换成了高速移位寄存器 74HC595，异或门 CD4070 换成了高速异或门 74HC86。由于Multisim10 中没有这两种芯片，所以在此不提供电路。3.1.4 低通滤波器子系统电路原理图截止频率 100KHz 的低通滤波器如图 6 所示。截止频率 200KHz 的低通滤波器如图 7 所示。截止频率 500KHz 的低通滤波器如图 8 所示。图 6 低通滤波器子系统原理图（截止频率 100KHz）图 7 低通滤波器子系统原理图（截止频率 200KHz）5图 8 低通滤波器子系统原理图（截止频率 500KHz）3.1
11、.5 曼彻斯特编码与解码电路原理图曼彻斯特编码电路原理图如图 9 所示，曼彻斯特解码电路原理图如图 10 所示。图 9 曼彻斯特编码电路原理图图 10 曼彻斯特解码电路原理图64.系统软件设计4.1 系统理论分析与计算4.1.1 m 序列的生成算法分析 m 序列可通过线性反馈移位寄存器得到，设移位寄存器结构如图 1 所示。+an - 1an - 2an - ran - ( r - 1 )L+ + + +Lc0c1c2cr - 1cr图 1 移位寄存器结构在图 1 中， ， ，L, ， 为级寄存器的状态（为 0 或 1），1n2()nrnr反馈的连接状态由开关 c1 表示， 表示反馈断开， 表示
12、反馈接通，且0i1ic。寄存器的每一级输出经反馈后作为最高位的输入 。反馈移位寄存0rc na器的序列多项式为: , 120 0() nGxaxLax是二元素域，而特征多项式：(,1)naL， 是反馈系数。20 0rrfxcxcLcx01rc()ir由于时钟频率的不同， 数字信号 为 的 m 序列可42381()fx以由两片移位寄存器 74LS164 和异或门 CD4070 实现。伪随机信号 V3 为的 m 序列可以由两片移位寄存器 74HC595 和异或门145121()fxx74HC86 实现。数字信号 V1 的时钟信号 可以由 555 电路产生，通过更1CLOK改电阻网络的阻值，可以实现
13、频率步进可调。伪随机信号 V3 的时钟频率可以由20MHz 的有源晶振提供。4.1.2 低通滤波器算法分析低通滤波器是用来通过低频信号衰减或抑制高频信号。二阶低通滤波器的通带增益 为： ,截 止 频 率 为 ： 它 是 二 阶 低 通 滤 波 器 通 带 与1fUFRA12RC阻 带 的 界 限 频 率 。 品质因数为： ,它的大小影响低通滤波器在截止(3)UFQA频率处幅频特性的形状。二阶低通滤波器性能参数表达式为 ,21CWR7Q=0.707, ， 。1221()c vWAQRCRC 43vR4.1.3 时钟电路电阻网络阻值的计算1）计算公式555 电路输出矩形脉冲的周期 ，选取合适的 ，
14、 。根120.7()T1C据频率范围及步进值可以选出合适的电阻网络。2） R2 的理论阻值根据相关公式，理论阻值如表 1 所示。表 1 理论阻值555 时钟电路 1 555 时钟电路 2R1=200 C=75PF R1=510 C=331PF200kHz 180kHz 160kHz 140kHz 120kHz 100kHz 80kHz 60kHz 40kHz 20kHz47.5k 52.8k 59.4k 67.9k 79.3k 95.1k 26.7k 35.7k 53.7k 108k4.1.4 显示模块的理论分析本系统采用 ARM CORTEX-M3 控制的 TFT 触摸屏显示。 （因系统没有
15、必要加入触摸，故只使用了显示功能，加大了系统的使用效率） 。因为节省了主控芯片的 IO 资源，在不降低屏幕的显示速度的同时加入了 8-16 位显示加触摸控制电路（位于液晶屏的下面） 。系统可以自适应输入信号的频率，从而产生一个稳定的同步时钟，产生稳定的眼图。采样 40 个信号，根据同步时钟叠加到同一个地方，既可以看到明显的眼图形状。4.1.5 数字信号分析模块原理分析本模块将经过低通滤波器、噪声源等干扰后的信号无失真的还原为原始的码元信息。在噪声小于 2VPP 时候，误码率为 0。本模块的核心是一个高速电压比较器 AD8561，根据手动设置好的判决电压和测量得出的同步时钟，可以将信号转为完美的
16、数字信号。本模块本来应该在比较器前段加入一个低通滤波器以滤去高频噪声，但是此滤波器的截止频率等参数非常难以调节，我们并没有加入该模块。但是在高速电压比较器时采用了严格的判决电压控制，所以不超过 2Vpp 的噪声信号不会对信号的提取产生任何干扰。同步时钟的提取是采用了 AD8561 产生的无损码元信息，在脉宽检测后，取出 256 个脉宽的最小值，转换为频率即为同步时钟。然后经过主控芯片的PWM 调制，输出同步时钟从而在液晶屏和示波器上面同时产生眼图信息。84.2 程序功能描述与设计思路1) 程序功能描述根据题目要求软件部分主要实现键盘的设置和显示。a、利用 AD 转换提取加法器的输出波形。b、利
17、用液晶屏显示出眼图信息。2）计算出数字信息的同步时钟并输出。本程序以 AD 转换为核心（采用 ADS805AD 转换芯片） ，以脉宽检测为同步信息，以液晶显示为输出信息，完整再现了一个经过干扰、低通、噪声等破坏后的信号产生的眼图信息，并输出此信号的眼幅度、同步时钟频率等信息。4.3 程序流程图1）主程序流程图如图 11 所示。主程序初始化 C P U初始化 T i m e r初始化 L C D初始化 A D S 8 0 5打开定时器打开外部中断接收到 n 次外部中断关闭外部中断关闭定时器在 L C D 上显示频率在 L C D 上绘制 n 次眼图对信号进行 2 0 0 次采样获取 n 次外部中
18、断定时器的最小间隔时间图 11 主程序流程图2）测量时钟频率子程序流程图如图 12 所示。接收到外部中断 （ 上升沿 ）检测两次外部中断之间 T i m e r 的差值与上一次的 T i m e r 差值比较得出信号频率9图 12 测量时钟频率子程序流程图3）波形采集子程序流程图如图 13 所示。接收到外部中断采样信号 2 0 0 个点与 L C D 上绘制信号波形清屏5 0 次（ 形成眼图 ）图 13 波形采集子程序流程图4.4 部分源程序#include #include #include “LPC17xx.h“#include “ili_lcd_general.h“extern void
19、 lcd_clear(unsigned short Color);#include “adc.h“#include “adc9850.h“#include “timer.h“#include “lcd_api.h“#include “pwm.h“extern void touch_show(void);#ifdef _GNUC_/* With GCC/RAISONANCE, small printf (option LD Linker-Libraries-Small printfset to Yes) calls _io_putchar() */#define PUTCHAR_PROTOTYP
20、E int _io_putchar(int ch)#else#define PUTCHAR_PROTOTYPE int fputc(int ch, FILE *f)#endif /* _GNUC_ */mcp41010 spi#define cs_up LPC_GPIO1-FIOPIN |= (1FIOPIN /* LEDs PORT2 are Output */void draw_line(unsigned int x0, unsigned int y0,unsigned int x1, unsigned int y1)unsigned int x_swap=0, y_swap=0, x_f
21、lag=0,symbol=0;if(y0100+y1)return;if(y1100+y0)return;if(y0y1)symbol=1;y_swap=y0-y1;elsesymbol=0;y_swap=y1-y0;if(symbol=1)for(x_swap=0; x_swapFIODIR LPC_GPIO2-FIODIR |= 0x100;/* brief Function that initializes Button INT0*/void EINT3_IRQHandler()LPC_GPIOINT-IO2IntClr |= (1 TC;13x+;goto exit;if(y=0)if
22、(flag=0)LPC_GPIO2-FIOPIN for(j=0; j200; j+)5.系统创新本系统采用了最新的手持式设备，将以往不容易观测到的数字信号传输性能转换为直观的眼图来观测，完全改变了以往通信工程师的工作方式。另外，本系统可以自己发生信号，检测信号，从而诊断误码率。最后，本系统跟随绿色环保的原则，所有芯片均采用数字芯片，大大降低了系统成本。6.测试方案与测试结果6.1 测试方案 首先进行硬件测试。利用示波器检测 m 序列，并检测其伪随机性。利用信号发生器和示波器（或者扫频仪）检测低通滤波器的波特性。利用示波器检测原始序列和输出的还原序列，检测其误码率。利用示波器检测同步时钟和信号
23、的波形，从而产生眼图。然后进行硬件软件联调。将主控芯片和 AD 部分加入系统，检测液晶屏上眼图的波形、眼幅度、同步时钟速度等信息，并和示波器进行对比。6.2 测试条件与仪器测试条件：检查多次，仿真电路和硬件电路必须与系统原理图完全相同，并且检查无误，硬件电路保证无虚焊。测试仪器：模拟信号源、数字示波器，数字万用表。6.3 测试结果及分析6.3.1 部分测试结果(数据)1）m 序列的测试结果如表 2 所示。特征方程：f(x)=1+X 2+X3+X4+X8 码元速率：100Kbps。 表 2 m 序列的测试结果输出逻 10011010 01101000 11101001 0010110114辑序列
24、2）低通滤波器的测试结果a、Vpp=5V，截止频率 K，测试结果如表 3 所示。10cf表 3 Vpp=5V，截止频率 K 时的测试结果10cfF(Hz) 10k 20k 30k 40k 50k 60k 70k 80k 90k 100k 1MVpp(v) 4.92 4.88 4.90 4.96 6.18 5.84 4.92 4.16 3.68 3.28 11.0mb、Vpp=2V，截止频率 K，测试结果如表 4 所示。20cf表 4 Vpp=2V，截止频率 K 时的测试结果20cfF(Hz) 10k 30k 50k 70k 90k 110k 130k 150k 170k 190k 200k 2
25、MVpp(v) 1.62 1.64 1.66 1.68 1.70 2.10 1.74 1.40 1.28 1.22 1.12 95.2mc、Vpp=5V， K，测试结果如表 5 所示。50cf表 5 Vpp=5V， K 时的测试结果0cfF(Hz) 10k 50k 100k 150k 200k 250k 300k 350k 400k 450k 500k 5MVpp(v) 4.92 4.88 4.92 5.08 5.24 5.44 5.88 6.88 5.72 4.52 2.92 612m3）伪随机信号发生器的测试结果如表 6 所示，特征方程：f(x)=1+X+X 4+X5+X12 码元速率：1
26、0Mbps。 表 6 伪随机信号发生器的测试结果输出逻辑序列 01001101 00110100 01110100 000101104）利用数字信号发生器产生的始终信号 进行同步，数字信号 的信号眼1clokV 2aV图如图 14 所示。15图 14 数字信号 V2a 的信号眼图5）噪声峰峰值为 3.5V 时的信号眼图如图 15 所示。16图 15 噪声峰峰值为 3.5V 时的信号眼图6.3.2 测试分析与结论根据上述测试数据，m 序列拥有伪随机性，低通滤波器频率响应符合要求，还原的码元信息误码率非常低，眼图信息清晰稳定。由此可以得出以下结论：1）数字信号在长距离传输过程中会经过一个类似于低通滤波器的效应，在数字信号接收机会变为没有高频信号的类似于正弦信号的圆润化方波。此时，必须采取去噪、提取时钟、设置判决电压等流程还原出原始数字信号方可使用。2）眼图是数字信号基带传输的非常重要的一个参考工具，利用它可以得出最佳判决电压、高低电平宽度和噪声幅度等信息。对 m 序列发生器、低通滤波器设计、伪随机信号发生器、数字信号 V2a 的信号眼图等进行了测试，测试结果完全满足基本要求的性能指标，噪声峰峰值在 3.5V 以上仍然可以提取出同步时钟，基本满足发挥部分要求。附录：实物图17实物图如下图 16所示。图16 实物图
