1、1集成电路制造工艺 台阶覆盖问题（西安电子科技大学微电子学院， 西安 710071）摘要：在特征尺寸减小的情况下,最具挑战性的问题之一就是如何在小通孔和互连线中实现保形的阶梯覆盖.随着科学技术的发展，以及社会的需求，传统的淀积工艺面临巨大的挑战，如何适应社会的需求，克服工艺中有关台阶覆盖性问题的困难，寻找更加有效的方法迫在眉睫。早期的物理气相淀积（PVD）主要制备金属薄膜，且台阶覆盖性差。化学汽相淀积（CVD）过去一直是薄膜半导体器件淀积的主力。对于不同的晶粒尺寸,我们都可以实现良好的淀积产出率和相应的阶梯覆盖，该技术采用挥发性前驱物，受热分解淀积在衬底上形成高质量薄膜。但用在当前及下一代模块
2、所需的极具挑战性的器件结构时，这种常规工艺的局限性就很明显。原子层淀积（ALD）是超越 CVD 的技术，迅速被认可是需要精确控制厚度、台阶覆盖和保形性时应选用的新技术。关键词：半导体 工艺 CVD PVD ALD 台阶覆盖 方法Abstract: In the characteristic dimensions of decreased, the challenging one of the problems is how little through holes in the interconnect and realize the shape step coverage. With the
3、 development of science and technology, and the needs of the community, the traditional deposition process is facing a great challenge, how to adapt to the needs of the community, to overcome the steps in the process of coverage the difficulty of the problem, find a more effective method is imminent
4、. The early physical vapour deposition (PVD) main preparation metal film and steps and poor coverage. Chemical vapor deposition (CVD) used to be thin film deposition of main semiconductor devices. For different grain size, we can achieve good 2deposition output and the corresponding step coverage, t
5、his technology USES volatile precursors, thermal decomposition deposition in the substrate form high quality film. But with the current and the next generation module in the challenging device structure, the limitations of conventional technology was evident. Atomic layer deposition (ALD) is beyond
6、CVD technology, rapid recognition is need precision control thickness, steps and the form sex covered when the new technology should be chosenKeywords: semiconductor;process; CVD PVD;ALD; step coverage;means1.引言台阶覆盖性是半导体工艺过程淀积中非常重要的一个问题，金属和合金作为溅射靶材在微电子中有很多的应用,包括接触、通孔、互连线、防止铜扩散的阻挡层和铜电镀前的铜种子层。其中最具挑战性的
7、问题之一就是如何在小通孔和互连线中实现保形的阶梯覆盖。保形覆盖：所有图形上淀积的薄膜厚度相同，也称共性(conformal）覆盖。理想的或一致性的台阶覆盖如图 2a 所示，沿着台阶所有界面的膜层厚度是均匀的，不论表面几何形状，反应淀积物在台阶表面吸附后迅速迁移，才能使薄膜厚度均匀。图 2b 为非均匀覆盖。2.台阶覆盖的意义高水平的工艺良品率是生产性能可靠的芯片并获得收益的关键所在。3台阶覆盖的意义在于半导体集成电路器件的性能，可靠性以及生产效率和工艺良品率的提高都有这种大的影响。3.各种淀积工艺的比较.物理气相淀积（PVD）PVD 是英文 Physical Vapor Deposition（物
8、理气相沉积）的缩写，是在真空条件下，采用低电压、大电流的电弧放电技术，利用气体放电使靶材蒸发并使被蒸发物质与气体都发生电离，利用电场的加速作用，使被蒸发物质及其反应产物沉积在工件上。 物理气相沉积具有金属汽化的特点，与不同的气体发应形成一种薄膜涂层。今天所使用的大多数 PVD 方法是电弧和溅射沉积涂层。这两种过程需要在高度真空条件下进行。Ionbond 阴极电弧 PVD 涂层技术在 20 世纪 70 年代后期由前苏联发明，如今，绝大多数的刀模具涂层使用电弧沉积技术。当前物理气相沉积分为三类，射频直流溅射、PLD、ion beam。 1.工艺温度 典型的 PVD 涂层加工温度在 250 450
9、之间，但在有些情况下依据应用领域和涂层的质量， PVD 涂层温度可低于 70 或高于 600 进行涂层。 2.涂层适用的典型零件 。PVD 适合对绝大多数刀具模具和部件进行沉积涂层，应用领域包括刀具和成型模具，耐磨部件，医疗装置和装饰产品。材料包括钢质，硬质合金和经电镀的塑料。 3.典型涂层类型 涂层类型有 TiN，ALTIN，TiALN，CrN，CrCN，TiCN 和 ZrN, 复合涂层包括 TiALYN 或 W C:H/DLC 4。涂层厚度一般 25um，但在有些情况下，涂层薄至 0.5um，厚至 15um 装载容量。涂层种类和厚度决定工艺时间一般工艺时间为 36 小时。4.加工过程优点适
10、合多种材质，涂层多样化 ，减少工艺时间，提高生产率，较低的涂层温度，零件尺寸变形小，对工艺环境无污染5.缺点由于不同粒子溅射速率不同，所以物理气相沉积薄膜组分控制比较困难，台阶覆盖性差台阶覆盖性差 ( 15%) 和空隙填充能力差。由于 PVD 工艺是通过轰击靶材而溅射淀积到硅片上的，因此极易形成沟槽顶部的突悬(overhang)，同时会出现底部厚、侧壁薄的情况（图 3） 。这样典型的形貌最终将导致开口过小而影响铜的电镀，无法形成无孔洞的缝隙填充。另外，随着节点的减小，阻挡层的横截面积相对于铜导线占整个导线横截面积的比例变得越来越大。但是，实际上只有铜才是真正的电流导体，因此阻挡层的厚度严重影响
11、了铜导线的有效阻值。这就要求 TaN 阻挡层非常薄，一般小于120A，对薄膜的一致性和均匀性要求极高。.化学气相淀积（CVD）化学气相沉积(CVD) (Chemical Vapor Deposition)是半导体工业中应用最为广泛的用来沉积多种材料的技术，包括大范围的绝缘材料，大多数金属材料和金属合金材料。从理论上来说，它是很简单的：两种或两种以上的气态原材料导入到一个反应室内，然后他们相互之间发生化学反应，形成一种新的材5料，沉积到晶片表面上。淀积氮化硅膜(Si3N4)就是一个很好的例子，它是由硅烷和氮反应形成的。然而，实际上，反应室中的反应是很复杂的，有很多必须考虑的因素，沉积参数的变化范
12、围是很宽的：反应室内的压力、晶片的温度、气体的流动速率、气体通过晶片的路程(如图 4 所示)、气体的化学成份、一种气体相对于另一种气体的比率、反应的中间产品起的作用、以及是否需要其它反应室外的外部能量来源加速或诱发想得到的反应等。额外能量来源诸如等离子体能量，当然会产生一整套新变数，如离子与中性气流的比率，离子能和晶片上的射频偏压等。然后，考虑沉积薄膜中的变数：如在整个晶片内厚度的均匀性和在图形上的覆盖特性(后者指跨图形台阶的覆盖)，薄膜的化学配比(化学成份和分布状态)，结晶晶向和缺陷密度等。当然，沉积速率也是一个重要的因素，因为它决定着反应室的产出量，高的沉积速率常常要和薄膜的高质量折中考虑
13、。反应生成的膜不仅会沉积在晶片上，也会沉积在反应室的其他部件上，对反应室进行清洗的次数和彻底程度也是很重要的。CVD 技术常常通过反应类型或者压力来分类，包括低压 CVD(LPCVD)，常压CVD(APCVD)，亚常压 CVD(SACVD)，超高真空 CVD(UHCVD)，等离子体增强CVD(PECVD)，高密度等离子体 CVD(HDPCVD)以及快热 CVD(RTCVD)。然后，还有金属有机物 CVD(MOCVD)，根据金属源的自特性来保证它的分类，这些金属的典型状态是液态，在导入容器之前必须先将它气化。而且，最近，单片淀积工艺推动并导致产生了新的 CVD 反应室结构。这些新的结构中绝大多数
14、都使用了等离子体，其中一部分是为了加快反应过程，也有一些系统外加一个按钮，以控制淀积膜的质量。在 PECVD 和 HDPCVD 系统中有些方面还特别令人感兴趣是通过调节能量，偏压以及其它参数，可以同时有沉积和蚀刻反应的功能。通过调整淀积：蚀刻比率，有可能得到一个很好的缝隙填充工艺。.原子层淀积（ALD）原子层淀积（ALD）是超越 CVD 的技术，迅速被认可是需要精确控制厚度、台阶覆盖和保形性时应选用的新技术。ALD 是一层一层的生长工艺，每一周期有自约束，因此对于超薄层生长的控制要好得多。ALD 是在低于 350的温度下进行的，而 CVD 要求的温度高于 600，这就减少了能集成更复杂材料系又
15、不6产生交叉污染或内扩散的热预算工艺。ALD 技术对化学前驱物的要求与适用于CVD 的那些材料不同。ALD 工艺与衬底表面前驱物的化学性质关系极大。特别是为了获得好的粘附性和形貌必须有较高的反应性，不过在淀积单原子层过程中要阻止再进入反应位置的真正自约束生长。对于化合物（如金属氧化物或金属氮化物）的淀积，要求金属源和氧化/氮化化合物的选择与工艺条件（主要是输运/生长温度）和所涉及的二个或二个以上的化学物间的相互作用特别匹配。控制这些规范就能开发提供最佳性能的真正有自约束状态的 ALD 工艺（图 5） 。ALD 的理想前驱物组合是由三甲基铝（Me3Al，TMA）和水的交替脉冲淀积Al2O3。羟基
16、覆盖表面的 TMA 的高反应性保证了 Al 中心的完全覆盖和粘合，即使是对最短暂的暴露亦如此。但是，吸附物质进一步相互作用的稳定性和 TMA保证的淀积热稳定性限于此一反应阶段，在所用的低温度下没有 CVD发生。H2O 附加物恢复了羟基化表面，可用于下一个淀积循环（图6） 。DRAM 制造在其65nm 节点电容结构中采用 Al2O3 作为高 k 材料，理想的 ALD 工艺应足以满足其要求。如前所述，ALD 技术完全能与所需的其它标准加工步骤集成。CVD 工艺无法淀积纵横7比大于 10:1 的结构，而 ALD 方法能满足纵横比为 100:1 的结构。对于结构几何图形挑战性并不大的逻辑器件来说，已经
17、推迟使用 Al2O3，当 Si 基氧化物最终完全被取代时，Al2O3 确实可能被其它材料超越。其它新型前驱物研究采用替代材料激发了寻求最佳前驱物和工艺参数的研究。可惜的是，颇有潜力的材料系涉及不同的化学材料，所以采用与 TMA 类似的分子并不总是可能的。已用附于金属中心的二个或者三个不同组别探索重要的化合物，以影响反应性、稳定性和可挥发性。在这些判别准则中，气化稳定性趋向于排除一些最有可能的源材料。虽然有许多金属有机化合物，但只有几种可以完全转变为浓缩的气相而没有任何分解。引入气相是实现均匀接触衬底所必须的，低挥发性材料严重地限制了工艺的可能性。一般说来，有用的重要化合物包括卤化物（i） 、醇
18、盐（ii） 、烷基酰胺（iii） 、烷基（iv）和烯烃（v） ，见图 7。研究铪和锌时，证明用甲基环戊二烯基、甲基和甲氧基化物组合能非常有效地提供适用于 ALD 的分子。混合配合基前驱物的另一优点是，组分的稍许改变可以用来产生对 HVM 较合适的液态化合物。正如上面提到的，半导体器件制造商未来趋向于采用 k 值愈来愈高的高 k 材料和能与它们相集成的阻挡层/接触层。根据 ITRS，未来 5-10 年这些新型阻挡层/接触层会广泛采用。为 Al2O3 开发的技术已经向 HfO2 前进，并直指 ZnO2 等等。但是这些新材料的寿命不会像过去的常规产品那么长。研究人员已经在研究超高 k 系材料，要求新
19、化学材料和工艺能制造包含氧化钛、稀土氧化物和钡锶钛酸盐的电容器和晶体管。中国国内大多数工艺还没有超越 Al2O3。但新工艺进入像 SMIC 这样的芯片代工厂只是时间问题。一旦做出决定就会迅速实行，而整个供应链的密切合作将是达到生产设备的完善过渡和重新达到满负荷产能的关键因素。工艺中广泛将 ALD 用于高 k、新电极材料、金属前介质和其它介质层（如氧化硅等） ，这要求正确的8化学材料组合。器件越来越小而提供的性能和功能则更强，化学材料仍在电子学革命中起着中坚作用，势头不减。随着各个公司期望分担 R&D 中的开发成本和推进创新解决方案，整个供应链合作程度将会持续提高。此外，对 COO 的关注将在电
20、子工业中的作用越来越重要，未来只会强化。在新的方式中存在大量机会，愈来愈受关注的多学科合作及化学材料是持续推动创新的关键。4.讨论对许多金属和金属合金一个有趣的争论就是，他们是通过物理气相沉积(PVD)还是通过化学气相沉积(CVD)能得到最好的沉积效果。尽管 CVD 比 PVD 有更好的台阶覆盖特性，但目前诸如铜的子晶层和钽氮扩散层薄膜都是通过 PVD来沉积的，因为现有的大量装置都是基于 PVD 系统的，工程技术人员对 PVD 方法也有较高的熟练程度。一些人建议，既然台阶覆盖特性越来越重要(尤其是在通孔边墙覆盖)，CVD 方法将成为必不可少的技术。相似的争论也存在于产生低k 值介质材料方面：是
21、使用 CVD 方法好还是采用旋涂工艺好？5.结论当关键尺寸不断减小时,微电子的应用对于生产工艺的需求也在不断增加。为了满足这个要求,已经开发了带有物理校准仪、离子化 IMP 和自离子化设备的溅射系统。不过,还是需要进一步的系统淀积研究和理论建模来确定最佳晶粒尺寸的准确标准。需要强调的是,所有的淀积产出率研究都必须使用老化程度相同的靶,因为靶腐蚀形成的凹槽中的再淀积使得淀积产出率对于腐蚀凹槽的深度非常敏感。PVD 虽然挑战巨大但颇有老当益壮的风范，其自身技术上的创新为延伸至更小节点创造了极为有利的条件。节点减小意味着沟槽更难填充，所以保证获得良好的填充效果是当务之急。采用淀积、刻蚀溅射相结合的方
22、法将铜从沟槽底部通过溅射转移至侧壁，同时将顶部的突悬部分去除，由此得到覆盖性良好的铜籽晶层，可满足 3Xnm 技术节点的薄阻挡层淀积。PVD 工艺在淀积阻挡层和铜籽晶层时虽然存在一些问题。但 PVD 工艺已经发展的较为成熟，无论是铝线还是铜线均被广泛使用，其在产能、耗材成本等方面的优势是 ALD 工艺无法比拟的。尽管使用 ALD 技术能够在高深宽比结构薄膜沉积时具有 100%台阶覆盖率，对所淀积薄膜的成份和厚度具有出色的控制能力，能获得纯度很高、质量很好9的薄膜。但 ALD 硬件成本高、淀积速度慢、生产效率低等缺点仍大大限制了其在 32nm 节点与 PVD 一争高下。CVD 和 PVD 工艺这些迥别于过往的变化与面目，无不显示出其延伸至更小节点的潜质。 “发展才是硬道理” ，这句话对 CVD 和PVD 也许同样适用。参考文献：1Gary S May(著) 代永平（译）.半导体制造技术 人民邮电出版社 2007 年11 月第 1 版2Stephen A.Campbell(著) 曾莹 严利人等（译）.微电子制造科学原理与工程技术 机械工业出版社 2004 年 2 月3严利人 周卫 刘道广.微电子制造技术概论 清华大学出版社 2010 年 3 月第1 版 4 史小波 曹艳. 集成电路制造工艺 电子工业出版社 2007 年5林明祥.集成电路制造工艺 机械工业出版社 2005 年 9 月
