1、存档资料 成绩： 华东交通大学理工学院课 程 设 计 报 告 书所属课程名称 计算机组成原理 题 目 一位全加器的设计 分 院 电 信 分 院 专业班级 15 计算机科学与技术 3 班 学 号 20150210440313 学生姓名 张 子 辰 指导教师 王 莉 2016 年 12 月 19 日 课程设计（论文）评阅意见评阅人 王莉 职称 讲师 2016 年 12 月 19 日 等 级序号 项 目优秀 良好 中等 及格 不及格1 课程设计态度评价2 出勤情况评价3 任务难度评价4 工作量饱满评价5 任务难度评价6 设计中创新性评价7 论文书写规范化评价8 综合应用能力评价综合评定等级华东交通大
2、学理工学院电信分院 15 计科张子辰计算机组成原理课程设计第 3 页 共 22 页2016/12/19目录引言 2一.全加器的介绍 21.1 全加器的基本概念 .21.2 全加器仿真设计分析 .31.3 全加器的原理 3二.课程设计目的 3三.不同方法的一位全加器设计 43.1 用逻辑门设计全加器 43.2 用 74LS38 译码器设计全加器 63.3 用 74LS153D 数据选择器设计全加器 8四.观测仿真电路 .104.1 逻辑门仿真电路的分析 104.2 74LS138 译码器仿真电路的分析 .124.3 74LS153D 数据选择器仿真电路的分析 .13五.两位全加器的实现 .155
3、.1.原理 155.2 创建电路 .185.3 仿真电路的输出信号分析 19六.收获与心得 20参考文献 21华东交通大学理工学院电信分院 15 计科张子辰计算机组成原理课程设计第 3 页 共 22 页2016/12/19一位全加器的设计引言MAX+PLUS II 是一个专门用于电路设计与仿真的工具软件。它以界面形象直观、操作方便、分析功能强大、易学易用等突出优点，迅速被推广应用。MAX+PLUS II 仿真软件能将电路原理图的创建、电路的仿真分析及结果输出都集成在一起，并具有绘制电路图所需的元器件及其仿真测试的仪器，可以完成从电路的仿真设计到电路版图生成的全过程，从而为电子系统的设计、电子产
4、品的开发和电子系统工程提供一种全新的手段和便捷的方法。数字系统的基本任务之一就是进行算术运算。而常见的加、减、乘、除等运算均可以利用加法运算来实现。所以，加法器就成为数字系统中最基本的运算单元，可广泛用于构成其它逻辑电路。一.全加器的介绍1.1 全加器的基本概念加法器是一种常见的组合逻辑部件，有半加器和全加器之分。半加器是只考虑两个加数本身，而不考虑来自低位进位的逻辑电路，就是两个相加数最低位的加法运算。全加器不仅考虑两个一位二进制数相加，还要考虑与低位进位数相加的运算电路。两个数相加时，除最低位之外的其余各位均是全加运华东交通大学理工学院电信分院 15 计科张子辰计算机组成原理课程设计第 3
5、 页 共 22 页2016/12/19算电路。1.2 全加器仿真设计分析全加器是属于数字电子技术中的组合逻辑电路，其功能设计可以根据组合逻辑电路的设计方法来完成。通常有确定输入输出变量的个数和状态、列真值表、卡诺图化简出逻辑表达式、选择器件画出逻辑图。现在使用MAX+PLUS II 仿真软件，在组合电路分析设计时，将逻辑关系 5 种表达方式中的真值表、逻辑表达式、逻辑图任意一种写入软件内，就可以很方便地完成功能分析和设计。1.3 全加器的原理用门电路实现两个二进制数相加并求出和的组合线路，称为一个全加器。全加器可以处理低位进位，并输出本位加法进位。二.课程设计目的巩固和运用所学课程，理论联系实
6、际，提高分析、解决计算机技术实际问题的独立工作能力。通过课程设计更清楚地理解下列基本概念：1.计算机中全加器的设计；2.全加器的工作原理；3.基本与非门的工作原理；4.74 系列芯片的组成和工作过程；5. MAX+PLUS II 软件的工作原理。在此基础上学会和锻炼以下能力：1.掌握全加器的组成、工作原理、时序图。华东交通大学理工学院电信分院 15 计科张子辰计算机组成原理课程设计第 3 页 共 22 页2016/12/192.掌握产生求和结果的逻辑表达式。3.掌握逻辑电路图的设计思路。4.熟练运用 MAX+PLUS II 软件进行电路的仿真。三.不同方法的一位全加器设计3.1 用逻辑门设计全
7、加器1)原理当两个多位二进制数相加时，半加器只能用于最低有效位的加法。对于其他高位有效位，相加的数字是三个而不是两个，这是因为要考虑来自低位的进位位。这种运算称为全加，能实现全加运算的电路为全加器。两个一位二进制的加法运算的真值表如表所示。输入 输出iAiBiC1iiS0 0 0 0 00 0 1 0 10 1 0 0 10 1 1 1 01 0 0 0 11 0 1 1 0华东交通大学理工学院电信分院 15 计科张子辰计算机组成原理课程设计第 3 页 共 22 页2016/12/191 1 0 1 01 1 1 1 1表（1）全加器的真值表由真值表得卡若图：本位向高位产生的进位（ ）的卡若图
8、：1iCiAiBiC表（2） 相加的和（ ）的卡若图：iSiAiBiC表（3）有卡若图得输出函数表达式：=（ ） +1iCiAiBiCiA=iSiii其中， 、 分别为加数和被加数； 为低位向本位产生的进位；iAiBi为相加的和； 为本位向高位产生的进位。iS1i2）创建电路0 0 1 00 1 1 10 1 0 11 0 1 0000001 11 1001000001 11 1001华东交通大学理工学院电信分院 15 计科张子辰计算机组成原理课程设计第 3 页 共 22 页2016/12/19(1) 在元器件库中单击 TTL，再单击 74LS 系列，选中 74LS86D、74LS08D和 4
9、071BD_5V，单击 OK 确认。(2) 在元器件库中单击 BASIC，再单击 switch，选中 Key=Space,单击 OK确认。(3) 在元器件库中单击显示器件，选探灯来显示显示数据。为了便于观察，可将输入、输出信号均接入探灯。(4) 在元器件库中单击 Word Genvertor(字信号发生器)，拖到指定位置，用它产生数码。(5) 在元器件库中单击逻辑分析仪，拖到指定位置，用它观测输出波形。接电路如（图一）图（1）逻辑门构成一位全加器3.2 用 74LS38 译码器设计全加器1）74LS138 译码器的介绍MSI 译码器 74LS138D 是 3-8 译码器，其逻辑符号如（图一的
10、U1）所示。U1 中 A、B、C 是地址输入端，G1、G2A、G2B 是使能端，Y0、Y1、Y2、Y3、Y4、Y5、Y6、Y7 是输出端，且输去低电平有效。输入变量的每一种取值组合只能使某一个输去有效。2）原理两个一位二进制的加法运算的真值表如表所示。输入 输出iAiBiC1iiS0 0 0 0 0华东交通大学理工学院电信分院 15 计科张子辰计算机组成原理课程设计第 3 页 共 22 页2016/12/190 0 1 0 10 1 0 0 10 1 1 1 01 0 0 0 11 0 1 1 01 1 0 1 01 1 1 1 1表（4） 全加器的真值表由全加器的真值表显然有：（ , , ）
11、= = =iSiAiBC)7,421(m7*42*1m7*421Y（ , , ）= = =1iCii 653653 653其中， 、 分别为加数和被加数； 为低位向本位产生的进位；ii iC为相加的和； 为本位向高位产生的进位。iS1i3）创建电路(5) 在元器件库中单击 TTL，再单击 74LS 系列，选中 74LS138D，单击OK 确认。这是会出现一个器件，拖到指定位置点击即可。(6) 在元器件库中单击 MISC，再单击门电路，选中四输入与非门 NAND4,单击 OK 确认，用两个与非门实现逻辑函数。(7) 在元器件库中单击显示器件，选探灯来显示显示数据。为了便于观察，可将输入、输出信号
12、均接入探灯。华东交通大学理工学院电信分院 15 计科张子辰计算机组成原理课程设计第 3 页 共 22 页2016/12/19(8) 在元器件库中单击 Word Genvertor(字信号发生器 )，拖到指定位置，用它产生数码。(9) 在元器件库中单击 Sources（信号源） ，选中电源 VCC 和地，双击电源VCC 图标，设置电压为 5V。使能端 G1 接电源 VCC，G2A、G2B 接地。(10) 在元器件库中单击逻辑分析仪，拖到指定位置，用它观测输出波形。连接电路如（图二）（图二）74LS138D 译码器构成一位全加器3.3 用 74LS153D 数据选择器设计全加器1）原理由于一位全加
13、器有三个输入信号 A、B、C,而 74LS153D 仅有 1 端、0 端（分别对应芯片管脚 2、14）两个地址输入端，选 A（图二中 X5） 、B（图二中X2）作为地址输入 A1 和 A0（分别对应芯片管脚 2、14） 。已知全加器输出函数如下：本位相加和华东交通大学理工学院电信分院 15 计科张子辰计算机组成原理课程设计第 3 页 共 22 页2016/12/19= * *C+ *B* +A* * +A*B*CiSABCB本位向高位产生的进位= *B*C+ A* *C+A*B* +A*B*C1iC考虑到四选一 MUX 的输出Y= * * + * * + * * + * *1A0D10A102
14、D1A03则 相应的余函数为 C、 、 、C。即现在 (2 脚)=A， (14 脚)=B,若 1iS 1（6 脚)=1 （3 脚）=C，1 （5 脚）=1 （4 脚）= ，则 1Y（7 脚）=0D12C。i同样，将 表示为 * *0+ *B*C+A* *C+A*B*1，若四选一 MUX 的输1iCABB入 2 （10 脚）=0，2 （11 脚）=2 （12 脚） =C，2 （13 脚）=1，则0D23D2Y(9 脚)= 。1i因此用一片四选一 MUX74LS153D 即可实现函数 和 。iS1iC2）创建电路（1）在元器件库中单击 TTL，再单击 74LS 系列，选中 74LS153D，点击
15、OK 确认。（2）将 74LS153D 的使能端 EN（1、15 脚）接地，地址 1（2 脚） 、地址 0（14脚）接字信号发生器的 2 端、1 端。变量 C（图二中 X1）接字信号发生器的 0端，2D3（13 脚）=1 接 VCC，2D0（10 脚）=0 接地。（3）用字信号发生器管脚 2 端、1 端、0 端做一个全加器三个输入信号 A（图二中 X5） 、B（图二中 X2） 、C（图二中 X1） 。（4）在元器件库中单击显示器件，选探灯来显示显示数据。为了便于观察，可将输入、输出信号均接入探灯。（5）在元器件库中单击逻辑分析仪，拖到指定位置，用它观测输出波形。连华东交通大学理工学院电信分院
16、15 计科张子辰计算机组成原理课程设计第 3 页 共 22 页2016/12/19接电路如（图 3） 。图（3）74LS153D 数据选择器构成一位全加器四.观测仿真电路4.1 逻辑门仿真电路的分析（1）双击 Word Genvertor(字信号发生器)图标，在 Address（地址）区，起始地址（Initial 栏）设为 0000，终止地址（Final 栏）设为 0007。（2）在 Controls（控制）区，点击 Cycle 按钮，选择循环输去方式。点击 Pattern 按钮，在弹出的对话框中选择 Up Counter 选项，按加计数方式进行编码。（3）在 Trigger 区，点击按钮 I
17、nternal，选择内部触发方式。（4）在 Frequency 区，设置输出的频率为 100HZ。（5）进行仿真开关，可以观察运算结果 。探测器发光表示数据为“1” ，不发光表示数据为“0” 。华东交通大学理工学院电信分院 15 计科张子辰计算机组成原理课程设计第 3 页 共 22 页2016/12/19图（4）逻辑门实现全加器图（5）字发生器的设置分析结果：华东交通大学理工学院电信分院 15 计科张子辰计算机组成原理课程设计第 3 页 共 22 页2016/12/19图（6）逻辑门实现全加器的逻辑分析仪的结果4.2 74LS138 译码器仿真电路的分析（1）双击 Word Genvertor
18、(字信号发生器)图标，在 Address（地址）区，起始地址（Initial 栏）设为 0000，终止地址（Final 栏）设为 0007.（2）在 Controls（控制）区，点击 Cycle 按钮，选择循环输去方式。点击 Pattern 按钮，在弹出的对话框中选择 Up Counter 选项，按加计数方式进行编码。（3）在 Trigger 区，点击按钮 Internal，选择内部触发方式。华东交通大学理工学院电信分院 15 计科张子辰计算机组成原理课程设计第 3 页 共 22 页2016/12/19（4）在 Frequency 区，设置输出的频率为 100HZ.进行仿真开关，可以观察运算结
19、果 。探测器发光表示数据为“1” ，不发光表示数据为“0” 。其中，X1、X2 表示加数、被加数；X5 表示低位向本位产生的进位；X4 表示相加的和；X3 表示本位向高位产生的进位。图（7）74LS138 译码器实现全加器的逻辑分析仪的结果4.3 74LS153D 数据选择器仿真电路的分析（1）双击 Word Genvertor(字信号发生器)图标，在 Address（地址）区，起始地址（Initial 栏）设为 0000，终止地址（Final 栏）设为 0007.华东交通大学理工学院电信分院 15 计科张子辰计算机组成原理课程设计第 3 页 共 22 页2016/12/19（2）在 Cont
20、rols（控制）区，点击 Cycle 按钮，选择循环输去方式。点击 Pattern 按钮，在弹出的对话框中选择 Up Counter 选项，按加计数方式进行编码。（3）在 Trigger 区，点击按钮 Internal，选择内部触发方式。（4）在 Frequency 区，设置输出的频率为 100HZ.进行仿真开关，可以观察运算结果 。探测器发光表示数据为“1” ，不发光表示数据为“0” 。图（8）74LS153D 数据选择器实现全加器的逻辑分析仪的结果华东交通大学理工学院电信分院 15 计科张子辰计算机组成原理课程设计第 3 页 共 22 页2016/12/19五.两位全加器的实现5.1.原理
21、一个两位全加电路，输入：A= ;输入：B= ,输出 S= ;输出进1A01B01S0位 C= 。且由一位全加器的原理可得真值表为：1C华东交通大学理工学院电信分院 15 计科张子辰计算机组成原理课程设计第 3 页 共 22 页2016/12/19表（4）两位全加器的真值表由真值表得卡若图有：输入 输出1B01A01S01C0 0 0 0 0 0 00 0 0 1 0 1 00 0 1 0 1 0 00 0 1 1 1 1 00 1 0 0 0 1 00 1 0 1 1 0 00 1 1 0 1 1 00 1 1 1 0 0 11 0 0 0 1 0 01 0 0 1 1 1 01 0 1 0
22、0 0 11 0 1 1 0 1 11 1 0 0 1 1 01 1 0 1 0 0 11 1 1 0 0 1 11 1 1 1 1 0 1华东交通大学理工学院电信分院 15 计科张子辰计算机组成原理课程设计第 3 页 共 22 页2016/12/191B0A表（5） 的卡若图1S1B0A表（6） 卡若图0S1B00 0 1 10 1 0 11 0 1 01 1 0 00 1 1 01 0 0 11 0 0 10 1 1 00 0 0 00 0 1 000 01 11 100001 111010 11 01 000001 111000 01 11 10华东交通大学理工学院电信分院 15 计科张
23、子辰计算机组成原理课程设计第 3 页 共 22 页2016/12/191A0表（7） 的卡若图1C由卡若图的输出函数表达式：= * * + * + + + + 1SB01A010101*AB10*1B01*A0*= +00= + +1C1AB*010AB5.2 创建电路用 3 个异或门、3 个与门、一个或门实现两位全加器电路，如图（9）0 1 1 10 0 1 10001 1110华东交通大学理工学院电信分院 15 计科张子辰计算机组成原理课程设计第 3 页 共 22 页2016/12/19图（9）用逻辑门实现两位全加器电路其中，输入信号由字信号发生器产生，探灯 X4、X3、X2、X1 分别对
24、应输入的 B1、B0、A1、A0;探灯 X5、X6、X7 分别代表输出的 S1、S0、C1；5.3 仿真电路的输出信号分析图（10）逻辑门实现两位全加器的逻辑分析仪的结果六.收获与心得通过本次课程设计对全加器器的设计和实现，确实积累和总结了不少的经验，锻炼了我的独立工作和实际动手能力，加深了对全加器工作原理的认识，提高了对复杂的综合性实践环节具有分析问题、解决问题、概括总结的实际工华东交通大学理工学院电信分院 15 计科张子辰计算机组成原理课程设计第 3 页 共 22 页2016/12/19作能力，对涉及全加器项目的开发、设计过程有初步认识。经过这次短暂的课程设计，使我从中学到了不少的道理，真
25、正的理解到，理论与实践之间还是有很大的距离，这必将有利于我们以后的学习。使我明白，在以后的学习中，要不断的完善自己的知识体系结构，注意理论与实践的结合，学知识关键是要学活，而不能死记死搬书本上的知识，关键是要会灵活应用，这样所学到的东西才真正的学以致用，才达到了学习的真正目的！参考文献1黄智伟.电子电路计算机仿真设计与分析.北京：电子工业出版社，2004.72许小军.电子技术实验与课程设计指导数字电路分册.南京：东南大学出版社，2004，123高吉祥.电子技术基础实验与课程设计.北京;电子工业出版社,2005.24杨颂华，冯毛官.数字电子技术基础.陕西：西安电子科技大学出版社，2009.25 柳春风.电子设计自动化（EAD）教程M.北京理工大学大学出版社，2005
