1、中北大学课 程 设 计 说 明 书学生姓名 :学 号：学 院 : 电子与计算机科学技术学院 专 业 : 微电子学 题 目 : 利用拨码开关控制点阵进行十六进制数字显示 - 1 -目 录1、课程设计目的22、课程设计内容和要求22.1、设计思路22.2、设计要求23、设计方案及实现情况23.1、设计思路23.2、工作原理及框图33.3、各模块功能描述43.4、仿真结果53.5、试验箱验证情况 194、课程设计总结 215、参考文献 23- 2 -1、课程设计目的1.学习操作数字电路设计实验开发系统，掌握点阵显示模块的工作原理及应用。2.掌握组合逻辑电路、时序逻辑电路的设计方法。3.学习掌握可编程
2、器件设计的全过程2、课程设计内容和要求2.1、设计内容利用拨码开关控制点阵进行十六进制数字显示，主要包括拨码开关译码电路，行选控制模块和列字符扫描信号。2.2、设计要求1学习掌握拨码开关控制模块、点阵显示模块的工作原理及应用；2. 熟练掌握 VHDL 编程语言，编写拨码开关控制模块的控制逻辑；3. 仿真所编写的程序，模拟验证所编写的模块功能；4. 下载程序到芯片中，硬件验证所设置的功能，能够实现十六进制数字的显示；5. 整理设计内容，编写设计说明书。 3、设计方案及实现情况3.1、设计思路图 1 设计思路根据题目设计要求，将拨码开关的状态通过 FPGA 的控制在 LED 点阵上显示出来，系统框
3、图如图 1 所示。本题目采用自顶向下的设计方法，将系统分为两个模块，先分别用MAX+PLUS II 文本设计输入编写列选通模块和列字符扫描模块，然后用图形设计输入将两个模块和相应的输入输出进行总的电路设计，通过编译、仿真、时序分析、器件编程、在线验证等一系列操作，最后完成整个设计过程。- 3 -3.2、工作原理及框图图 2 总体电路原理图LED 点阵简介LED 点阵式显示器不仅可以显示数字，也可显示所有西文字母和符号，与由单个发光二极管连成的显示器相比，具有焊点少、连线少，所有点在同平面、亮度均匀、外形美观等优点，可以代替数码管、符号管和米字管。如果将多块组合可以构成大屏幕显示屏用于汉字、图形
4、、图表等等的显示，因此被泛用于机场、车站、码头、银行及许多公共场所的指示、说明、广告等场合。内部结构如图 3。图 3 1616 的 LED 点阵显示内部电路图- 4 -共阳极的 16 16 的 LED 点阵显示器的典型连接方式是：每一行的 16 个阳极连在一起，由行扫描码锁存器和驱动器的一位控制，总共 16 行阳极连线由 16 位分别控制；每一列的 16 个阴极连在一起，由列扫描码锁存器和驱动器的一位控制，总共 16 列阴极连线由 16 位分别控制。 点阵式 LED 显示器采用逐行扫描式工作。要使点阵显示出一个字符的编程方法是：首先选通第一行；接着，向行码锁存器写入该行的字型码。然后，按相同的
5、方式选通第二行，写第二行的字型码由此类推，直到写完所有行的字型码，完成一个字符的显示。3.3、各模块简介功能描述：（1）列选控制模块在实验仪器中，1616 点阵显示的驱动电路已经做好，并且其列选通信号为一 4-16 译码器的输出，所以我们在设计点阵控制接口时，其列选通信号输出必须经 4-16 编码。 通过循环进行 4 位二进制数计数，从而给点阵提供列选通信号，列选通引脚功能如图 4：图 4 列选通引脚功能图（2）列字符扫描模块由点阵的显示原理及编程方法知：根据要显示的数字写出相应的字型码，然后根据逐行扫描的原理，首先选通第一行，接着，向行码锁存器写入该行的字型码。然后，按相同的方式选通第二行，
6、写第二行的字型码由此类推，直到写完所有行的字型码，列字符扫描引脚功能如图 5：图 5 列字符扫描模块引脚功能图说明：当列选通接口 SEL0-SEL3 为“0000”时，选中第 16 列，为“0001”时，选中 15 列，以此类推。列选通按照 00000001001011101111 依次循环，在选中某列时，对列进行扫描，当某点列和行都为“1”时，该点被点亮。- 5 -硬件连接：将列选通模块的四位输出接到 FPGA 试验箱上点阵显示器的 SEL0-SEL3 四个列选信号输入引脚，将列字符扫描模块的十六位输出接到 FPGA 试验箱上点阵显示器的 q0-q15 共十六个列扫描信号输入引脚，根据对 F
7、PGA 进行的管脚分布连接十六个拨码开关和时钟信号（给一个频率为 HZ 的时钟信号） ，完成硬件连线，下载程序到 FPGA，观察结果。 补充：以上程序是使用 4 个拨码开关对 LED 点阵进行控制，若要用十六个拨码开关，则只需加一个拨码开关译码电路，其功能引脚如图 6：图 6 拨码开关译码模块引脚功能图3.4、仿真结果1、VHDL 语言源程序-列字符扫描信号产生源程序library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity cora isport(ch: in std_logic_vector
8、(3 downto 0);sel: in std_logic_vector(3 downto 0);q: out std_logic_vector(15 downto 0);end cora;architecture corn_arc of cora isbeginprocess(ch,sel)begincase ch iswhen “0000“=case sel is- 6 -when “0000“=qqqqqqqqqqqqqqqqnull; -显示 0end case;when “0001“= case sel iswhen “0000“=qqqqqqqqqqqqqqqqnull; -显示
9、 1end case;when “0010“=case sel iswhen “0000“=qqqqqqqqqqqqqqqqnull; -显示 2end case;when “0011“=case sel is- 8 -when “0000“=qqqqqqqqqqqqqqqqnull; -显示 3end case;when “0100“=case sel iswhen “0000“=qqqqqqqqqqqqqqqqnull; -显示 4end case;when “0101“=case sel iswhen “0000“=qqqqqqqqqqqqqqqqnull; -显示 5end case;when “0110“=case sel is
