第5章.组合逻辑电路应用.ppt

1、掌握典型组合逻辑电路的功能和应用。,第5章 组合逻辑电路应用,5.1 编码器 5.2 译码器 5.3 数据分配器与数据选择器 5.4 数值比较器 5.5 加法器,5.1 编码器,5.1.1 普通编码器,5.1.2 优先编码器,编码：用二进制代码表示特定信息的过程。,编码器：实现编码操作的电路。,N/n线编码器: 2n N,编码器,非二进制编码器：2nN 如，二 - 十进制编码器,优先编码器,普通编码器,二进制编码器：2n =N,非二 - 十进制优先编码器,二进制优先编码器,任何时刻只允许一个对象要求编码的编码器。普通编码器的输入是一组相互排斥的变量。,能够根据事先安排好的优先次序,对优先级高的

2、输入信号进行编码,(编码器),5.1.1 普通编码器,低电平输入有效：逻辑0表示对象要求编码，逻辑1不要求编码。输入信号的相互排斥性质可表示为：,输入方式：高电平有效(1要求编码)低电平有效(0要求编码),高电平输入有效：逻辑1表示对象要求编码，逻辑0不要求编码。输入信号的相互排斥性质可表示为：,普通编码器：任何时刻只允许一个对象要求编码的编码器。,任何时刻只能有一个输入为0,任何时刻只能有一个输入为1,设计将十进制数码编码为8421BCD码的二-十进制普通编码器。,设输入I9、I8、I0分别表示十进制数码9、8、0 ，输入低电平有效表示要求编码。,（1）列出真值表,设计流程：,输出Y3、Y2

3、、Y1、Y0分别是8421BCD码的4个二进制位。,（2）求最简逻辑函数,同理可得,I0,I1,I2,I3,I4,I5,I6,I7,I8,I9,10k10 VCC=5V,I9,I8,（3）画逻辑图,I7,I6,I5,I4,按下低电平，否则高电平,用同样方法可设计 二进制编码器,优先编码器：允许几个输入信号同时要求编码，但是，只对优先级别最高的输入信号进行编码，即优先级别高的信号排斥级别低的信号。 优先级别的高低，完全决定于输入信号的地位或事先的约定。,下面8线/3线优先编码器(74148）的分析和应用。,5.1.2 优先编码器,（1）输出表达式,使能信号,编码输出信号,输出扩展信号,编码标志信

4、号,编码输入信号,YF,YEX,（2）列出真值表,禁止 编码,优先 编码低电 平有 效,输入不要求编码,正常编码,（3）74148的功能,编码规则：优先级的二进制数安位取反。,（4）74148的逻辑符号,输入信号低电平有效,输出信号低电平有效,解：由2片74148和与门组成。,例 5.1 试用74148组成16线-4线优先编码器。,EI=1时，禁止编码。,(b)EI=0时，编码器进行16线-4线优先编码。,A15=0，其他为任意逻辑值,1,1,1,1,1,1,1,1,1,1,1,0,0,0,0,0,0,1,如果A15A8中有0，则U2优先编码。且U2的YF=1，禁止U1编码， ZF=1。,A1

5、5编为：0000,高,低,编码输出,编码标志,A15A8：00000111 ZF=1。,使能信号,编码输入,输出全1。,(b)EI=0时，编码器进行16线-4线优先编码。,1,0,0,1,1,1,1,1,0,0,0,0,A7编码为：1000,如果A15A8全为1，则U2的Y2=Y1=Y0=1，YEX=1，YF=0，U1对A7A0进行优先编码。,A0 A15的编码为：1111 0000,A7A0 ： 10001111ZF=1。,如果A15A0全为1，则，ZF=0，Z3Z0=1。,0,5.2 译码器,5.2.1 二进制译码器,5.2.2 . 二 - 十进制译码器,译码 把二进制码的含义“翻译”出来

6、的过程。 译码器 完成译码操作的电路。,n/N线译码器：,2n N,5.2 译码器,2n =N,分 类 二进制译码器 非二进制译码器（二-十进制译码器）显示译码器。,2n N,5.2.1 二进制译码器,1、二进制译码器 (2n=N),74LS138 -3/8 线译码器二进制译码器 。,A0,A1,A2,每一个输出对应一个输入变量的最小项取反,代表一个二进制码。138 3线-8线译码器可产生3变量函数的全部最小项。,例 5.2 试用74138构成4/16线译码器。,1、B3=0时，S2=S3=0，U1译码，U2禁止。 2、B3=1时，S2=S3=1，U2译码，U1禁止。,当控制输入有效时，741

7、38译码器产生3变量的全部最小项。而任意的3变量逻辑函数可表达为最小项之和。可用74138译码器实现3变量以下的逻辑函数。,解：需要2片74138（U1,U2）产生16个译码输出。,例 5.3 试用74138译码器实现函数：,解:令函数变量C、B、A作为74138的输入变量，并将函数变换 换为最小项表达式：,画逻辑图,&,Z2,隐含了译码器的控制变量有效S=1,推广到一般情况：,由n线-2n线译码器可以实现变量数不超过n的任意逻辑函数。,1.根据函数自变量数n选择n线-2n线的译码器；,方法是：,2.确定函数的自变量与译码器输入变量的一一对应关系；,3.将函数变换为关于译码器输入变量的最小项表

8、达式，进一步将函数转换为译码器输出变量的逻辑表达式；,4.画逻辑图（令译码器的控制变量有效）。,5.2.2 . 二 - 十进制译码器 (7442),功能：将输入8421BCD码还原为十进制数码 。,输入为 8421 BCD 码，输出低电平有效。 电路有拒伪码的功能，输入为 10101111时，无译码输出，所有输出为 1 。,能将二进制代码翻译并显示出来的电路叫显示译码器。 显示译码器包括译码驱动电路和数码显示器两部分。,数码显示器是用来显示数字、文字和符号的器件。按结构分 ： 1）字型重叠式； 2）分段式； 3）点阵式。按发光物质分： 1）半导体显示器（LED显示器）； 2）荧光数字显示器；

9、3）液晶数字显示器； 4）气体放电显示器。,1、 数码显示器,*5.2.3 显示译码器,下面仅介绍半导体数码显示器，简称半导体数码管。,构成 将七个发光二极管按一定方式连接在一起，组成“8” 字型。七段分别记为 a、b、c、d、e、f、g。发光笔画段的组合形成数码。,特点：工作电压低（1.52.5V）、体积小、寿命长、可靠性高、响应时间快（小于0.1S），但每一段的电流大(1040mA)。,分类 按连接方式不同分为共阴极和共阳极两种。,1）半导体显示器（Light Emitting Diode ，LED）,2.共阴极显示译码器7448,单数码管显示译码电路,7448,真值表,a.消影（灭灯）,

10、控制端BI/RBO可做输入（记为BI，消影输入），也可做输出（记为RBO，动态灭零输出）。做输入时，如果BI=0，则不论其他输入信号为何值，输出ag全为0，数码管不亮，即实现消影功能。,b.灯测试,当LT=0时，输出 ag全为1，数码管的笔划段全亮，用于测试数码管，故LT称为试灯输入，低电平有效。,c.显示功能：,当LT=1时，显示数码：1，2，3，4，5，6，7，8，9。,当DCBA =0000时，如果RBI=1,则显示0；如果RBI=0,则不显示0，用RBO=0标识（动态灭零）。正常显示数码时， RBO=1。,不能拒绝伪码输入:因对于非8421BCD码输入，ag一些段为高电平，被点亮。,连

11、接方法是：整数部分把高位RBO与次低位的RBI相连，最高 位的RBI接低电平；小数部分则与整数部分的连接顺序相反。,动态灭零原理：在整数部分的最高位是0 时，其RBI使本位动态 灭零。同时，其RBO输出低电平，使次高位的动态灭零使能，如 此递推，实现整数部分动态灭零。,动态灭零：整数部分高位的0和小数部分低位的0不显示。,5.3 数据分配器和数据选择器,5.3.1 数据分配器,5.3.2 数据选择器,5.3 数据分配器和数据选择器,采用总线分时传送信号，需要数据分配器和数据选择器。,数据分配器和数据选择器等效为多路开关，控制变量A0、A1、An和B0、B1、 、Bn选择开关连接位置，所以，它们

12、亦称为地址变量。,（公共信号线）,2nN,2nN,功能:在地址码输入的控制下, 把一路数据分配至多路作为输出 。,带控制端的译码器可用作数据分配器。,输出表达式为：,5.3.1 数据分配器,在地址变量的控制 下数据D被分配到8路 输出Y0、Y1、Y7 中的一路。,未获得数据D的其 它输出不随D变化，保 持为逻辑1。,5.3.2 数据选择器 (74151),功能 : 在地址码输入的控制下, 从多路数据中选出一路作为输出 。,用8路数据选择器实现4变量以下的逻辑函数。其中3个函数变量作地址变量，另一个函数变量作数据输入。,地址变量全部最小项的加权逻辑和。,例5.4 试用数据选择器实现逻辑函数,1)

13、选择A、B、C变量作为数据选择器的地址变量，令A=A2、 B=A1、C=A0 、S=0、Y=Z；,解：Z是4变量函数,可用24-1=8路数据选择器(74151)实现Z。,2)函数变换,3)确定数据端（D0、D1、DN-1）的表达式,由本例推广到一般情况,2n-1路数据选择器可以实现任意的n个变量以下的逻辑函数。,方法是：,选择n-1个变量作为数据选择器的地址变量；,2)将函数变换为n-1个地址变量的最小项表达式；,3)根据最小项表达式和数据选择器的输出表达式，确定数据端（D0、D1、DN-1）的表达式；,4)画逻辑图。,A=A2、B=A1、C=A0 ； S=0、Y=Z,4)画逻辑图,5.4 数

14、值比较器,比较两个数相对大小或相等的电路，叫比较器。,5.4.1 一位数值比较器,两个一位2进制数A、B比较的结果有相等（G） 、大于（L）、小于（S）。,1,0,0,1,0,0,1,0,0,1,0,0,5.4.2 四位数值比较器,两个4位2进制数A=A3A2A1A0、B=B3B2B1B0比较的结果仍然是相等(GO)、大于(LO) 、小于(SO ).,四位数值比较分2步：先进行位比较，设第i的比较结果为Gi、Li和Si；再进行下述综合比较。,如果A=B，则要求每位都相等： A3=B3、A2=B2、A1=B1、A0=B0和GI=1。逻辑函数表达式为,如果AB，则要求A3B3 或者 A3=B3、A

15、2B2 或者 A3=B3、A2=B2、A1B1 或者 A3=B3、A2=B2、A1=B1、A0B0 或者 A3=B3、A2=B2、A1=B1、 A0=B0、 LI=1,为使4位比较器用于更多位的数值比较，设置低于本4位的比较结果输入端：相等GI、大于LI、小于SI。,逻辑函数表达式为 LO=L3+G3L2+G3G2L1+ G3G2G1L0+G3G2G1G0LI,Go=G3G2G1G0GI,如果AB，则要求A3B3 或者 A3=B3、A2B2 或者 A3=B3、A2=B2、A1B1 或者 A3=B3、A2=B2、A1=B1、A0B0 或者 A3=B3、A2=B2、A1=B1、A0=B0、SI=1

16、,结合一位比较器和上述表达式，得到4位数值比较器的逻辑 图如5.4.2。,逻辑函数表达式为So=S3+G3S2+G3G2S1+G3G2G1S0+G3G2G1G0SI,它也是集成4位数值比较器7485的电路原理图。,So=S3+G3S2+G3G2S1+G3G2G1S0+G3G2G1G0SI,LO=L3+G3L2+G3G2L1+ G3G2G1L0+G3G2G1G0LI,Go=G3G2G1G0GI,S3,G3S2,G3G2S1,G3G2G1G0SI,G3,G2,G3G2G1S0,利用比较器7485的低位比较结果输入端（GI、LI、SI），可以实现比较器的位数扩展。,*5.4.3 比较器的位数扩展,位

17、数扩展方式有串行和并行两种。,例 串行扩展组成12位数值比较器,串行扩展:最低4位比较器的串行输入端设置为GI=1、LI=0、SI=0，比较结果送到中间4位比较器的串行输入端；中间4位比较的结果送高4位比较器的串行输入端；高4位比较器的结果作为12位比较的最终结果。,采用两级比较，第一级16位分四组同时进行比较，比较结果的大于和小于输出分别组成2个4位二进制数；再送入第二级比较，其输出作为最终比较结果。这种方式叫做并行扩展。,例 并行扩展组成16位数值比较器。,并行扩展完成16位的比较，只需两个比较器的传输时间，而串行位扩展完成16位的比较，需用4个比较器的传输时间。,5.5 加法器,5.5.

18、1 一位加法器,5.5.2 多位加法器,5.5.1 一位加法器,1 Ai 加数0 Bi 加数+1 Ci-1低位进位1 0,按位相加； 考虑低位向高位进位。,实现按位相加的数字电路称为一位全加器。,两个4位二进制数A=A3A2A1A0、B=B3B2B1B0相加，利用4个一位全加器完成4位加法，即从最低位开始相加，并向高位进位。,5.5.2 多位加法器,1. 串行进位加法器,优点电路结构简单，缺点是工作速度较低。,设计原理：让每位的进位信号仅与原始数据（加数An-1An-2A0、被加数Bn-1Bn-2B0、最低位进位输入C-1）有关，而与进位Ci-1无关。,如果Gi=1，则Ci=1，产生进位，故G

19、i称为进位生成函数；如果Gi=0，Pi=1时，则Ci=Ci-1，低位的进位信号能传送到相邻高位的进位输出端，故Pi称为进位传输函数。,令,2. 超前进位加法器,可见，每个进位信号只与输入Gi、Pi和C-1有关，故各位的进位信号在相加运算一开始就能同时（并行）产生。,将进位表达式展开，得4位加法器的递推公式（超前进位信号）。,4位超前进位加法器（74LS283）的逻辑电路,第一级异或门实现Pi 、与门实现Gi ，2者经过一级门延时后几乎同时产生。,第三级的异或门实现本位和,C1,C0,C2,C3,C-1,第二级的与或门，实现进位信号的展开式，各位的进位信号也几乎同时产生。,完成一次加法只需三极门

20、的传输时间（几十个纳秒），故超前进位加法器工作速度快，缺点是电路较为复杂。特别是位数增加时，复杂程度更高。,*5.5.3 加法器的的应用,1. 8位二进制加法器,用2片74LS283可实现8位二进制加法。,片内是超前进位加法，4位之间则是串行进位。,余3码是在8421BCD码的基础上加3形成，故可用加法器实现8421 BCD码转换为余3码。,8421BCD码转换为余3码,28421 BCD码转换为余3码,BCD码,0 0 1 1,因此，任意的2个n位二进制数A和B相减为A-B=A-(2n- B补)=(A+B补)-2n=(A+ B反+1)-2n,A-B=(A+B补)-2n=(0100+1110)

21、-24=10010-10000=00010,34位二进制加/减法器,对n位自然二进制数B(称为原码),定义其反码和补码为,B反=(2n-1)-B B补=2n-B=B反+1,例如，4位原码B=0010，则,B反=(2n-1)-B=(24-1)-0010=1111-0010=1101,B补=2n-B=24-1010=10000-1010=1110,反码等于原码按位取反 补码等于反码加1,2数相减等于被减数加减数的补码，并对最高进位位取反（-2n）形成减法的借位。可用二进加法器实现二进制减法运算。,例如，A=0100,B=0010,则,当控制端X=0时，异或门输出二进制数B的原码，此时C-1=X=0,加法器实现A+B，Y=C3是其进位输出。,4位二进制加/减法器,当控制端X=1时，异或门输出二进制数B的反码，此时C-1=X=1, 加法器实现A+B补，即 实现A-B,Y= 是其借位输出。,二进制乘法（除法）可变换为移位和相加（移位和相减），故以加法器为主体可实现乘法（除法）运算。,用同样的方法可以实现n位二进制数的加减法。,