1、1,第五章 集成触发器,1 基本RS触发器,2 同步触发器,3 主从触发器,4 边沿触发器,5 集成触发器,6 不同功能触发器间的转换,2,触发器的基本概念：,是具有记忆功能的基本逻辑单元，能够存贮一位二进制信息。,触发器的基本特点： 有两种能够自行保持的稳定状态：0、1； 有一对互补输出Q和/Q。不同触发信号可以将触发器设置成“0”或“1” 状态；,3, 触发信号撤除后，输出状态维持不变； 可能有时钟输入端CP； 输出状态不仅与现时的输入有关，还与原来的输出状态有关。,4,触发器的分类：,电平触发 边沿触发,按结构分类：,基本RS触发器 钟控RS触发器 主从触发器 边沿触发器,按功能分类：,
2、RS触发器 JK触发器 D触发器 T触发器 T触发器,按触发方式分类：,5,一、电路结构,1 基本RS触发器,由两个与非门交叉耦合构成。,只有当低电平或负脉冲作用于输入端/R、/S时，触发器的状态才能发生变化。,6,在触发器中，通常用Q的状态表示触发器的状态，即:Q=0为触发器为“0”状态(/Q=1)Q=1为触发器为“1”状态(/Q=0),7,1、 输入R=1, S=1时,二、工作原理,若原状态：Q=0 , /Q=1,次态输出：Q=0 , /Q=1,0,1,1,1,0,1,1,0,8,若原状态：Q=1 , /Q=0,次态输出：Q=1 , /Q=0,1,0,1,1,1,0,0,1,9,2、 输入
3、R=0, S=1时,若原状态：Q=0 , /Q=1,次态输出：Q=0 , /Q=1,0,1,0,1,0,1,1,0,10,若原状态：Q=1 , /Q=0,次态输出：Q=0 , /Q=1,1,0,0,1,1,1,1,0,11,3、 输入R=1, S=0时,若原状态：Q=0 , /Q=1,次态输出：Q=1 , /Q=0,0,1,1,0,1,0,1,1,12,若原状态：Q=1 , /Q=0,次态输出：Q=1 , /Q=0,1,0,1,0,1,0,0,1,13,不论原态如何，输出全是1,4、 输入R=0, S=0时,0,0,1,1,14,基本RS触发器小结：,（1）/R /S = 11，“保持”状态,
4、（2）/R /S = 01，“复位”状态,（3）/R /S = 10，“置位”状态,（4）/R /S = 00，“禁用”状态,正常工作时，输入信号应遵守/R +/S =1的约束条件，即不允许输入同时为“0”。,15,注： 触发器的新状态或次态为Qn+1 触发器的原状态或初态为Qn,基本触发器的真值表：,约束条件:R + S =1,16,三、状态图表及特征方程,1、 RS触发器状态表,/R /S,Qn,S,0,1,0 0,0 1,1 1,1 0,d,d,0,0,0,1,1,1,RQn,Qn+1,17,2、特征方程：,Qn+1 = S + /R Qn/R + /S = 1 （约束条件）,18,三要
5、素,3、 RS触发器状态图,0,1,/R /S 1 0,0 1,1 0 1,1 1 0,19,4、 RS触发器的波形图,20,四、由或非门构成的基本RS触发器,R、S端为高电平时表示有输入信号，为低时表示无有效信号。,21,（1）RS=00， “保持”,（2） RS=01，S端触发，置位,（3） RS=10，R端触发，复位,（4） RS=11，破坏了输出互补规律，禁用。,1、 工作原理,22,2、状态表及特征方程,R S,Qn,S,0,1,0 0,0 1,1 1,1 0,0,1,1,1,d,d,0,0,Qn+1,特征方程： Qn+1 = S + /R Qn SR = 0 （约束条件）,23,比
6、较与非门和或非门基本RS触发器:,与非门RS触发器特征方程：,或非门RS触发器特征方程：,结论：只有约束条件不同,Qn+1 = S + /R Qn /R + /S = 1 （约束条件）,Qn+1 = S + /R Qn SR = 0 （约束条件）,24,输入信号直接加在输出门上，输入信号全部作用时间内，都能直接改变输出端的状态。故为电平触发方式。,基本RS触发器的动作特点：,优点：电路结构简单，是各类触发器的结构基础。,缺点：输出受电平直接控制，电路抗干扰能力下降；约束条件的限制，使用不便；不受统一时钟控制，使得多个触发器无法统一工作。,25,触发器只有在同步信号到达时才按输入信号改变状态。该
7、同步信号叫做时钟脉冲（或时钟信号），简称时钟，用cp表示。受时钟信号控制的触发器称为钟控触发器。,2 钟控RS触发器（同步RS触发器）,26,由G1、G2组成基本RS触发器,由G3、G4组成输入控制电路。R为复位端，S为置位端。,cp控制翻转时间，R、S决定翻转状态。,一、电路结构,27,二、工作原理,CP=0时：3、4门输出恒为1，R、S不影响输出状，触发器维持原状态不变。,CP=1时：R、S信号通过G3、G4反相加到基本RS触发器上，使触发器状态跟随输入信号状态的变化而改变。,28,真值表（CP=1时）,约束条件: RS=0,cp=1的全部时间内，R、S变化都将引起触发器状态变化。为电平触
8、发方式。,三、动作特点,29,四、功能描述方法,1.状态表,利用约束条件求特性方程：,Qn+1 =S + RQn RS=0,2.特性方程,（CP=1时）,30,3.状态转换图,0,1,R S 0 1,1 0,0 0 1 0,0 0 0 1,31,4.波形图,32,（1）为了解决钟控R-S触发器在R=1、S=1时次态不确定问题； （2）为适应单端输入信号的场合；可把钟控RS触发器改做成D触发器。即：使S=D、R=/D，如下页图所示：,说明：,33,D触发器：Qn+1 =D,D,R,S,Q,/Q,34,D触发器功能表:,波形图：,CP,D,Q,CP=1期间，输出状态跟随D变化，CP时，输出状态被锁
9、存。锁存的内容是CP下降沿瞬间D的值。,工作原理：,/Q,35,CP,D,Q,上述D触发器的不足:存在空翻现象,广泛使用的D触发器是一种可防止空翻的集成D触发器，即：维持阻塞D触发器。,36,一、主从RS触发器 1.电路结构：,Q,CP,&,G3,G1,G7,G5,G9,G4,G2,G8,G6,S,R,Q/,Q/,主触发器,从触发器,3 主从触发器,37,7、8门打开，输入信号R、S接收进去。如：RS=01 Q=1；,2.工作原理,（设初态 Qn=0）,3、4门被封锁 ，维持原状态不变， Q=0；,从：/cp=0,主：cp=1,称上升沿存贮准备阶段,38,7、8门被封锁，隔断主触发器与R、S的
10、联系。使Q=1维持不变；,(Q=1),从：/cp=1,（2）CP,0,1,1,0,1,0,1,0,主：cp=0,0,1,3、4门打开，可以翻转，决定于 Q、/Q，则Qn+1= Q=1，,称下降沿触发翻转阶段,39,(3)cp=0期间,主触发器与R、S无联系，即R、S变化不能使Q 变化。 从触发器翻转后，由于Q和/Q不变，故输出Q也不再变，即一个脉冲，只能翻转 一次，无空翻现象。,40,3.状态转换真值表及特征方程,Qn+1 = S + /R Qn (CP沿有效) RS = 0 （约束条件）,特征方程：,当CP下降沿到来时：,保持,复位,置位,41,CP,R,S,Q,4.波形图,42,（1）主从
11、RS触发器，完成RS触发功能，但仍有约束： RS=0；,说明:,（2）动作特点： CP开始准备；CP翻转；,（3）当CP到来时，主触发器状态根据CP=1期间R、S变化的情况而定。若CP=1期间输入违反了约束条件，将导致触发器输出不确定。因此电路的结构还需要改进。,43,二、主从J-K触发器,目的：改进电路，克服CP =1时输入约束条件,原理：CP，接收输入信号并暂存到主触发器，此时从触发器被封锁，保持原状态不变。,CP，主触发器状态传送到从触发器，是从触发器输出变到新的状态。,44,主从J-K触发器的描述：,功能表,1,2,特征方程：,卡诺图,45,JK=00，01,JK=10，00,0,1,
12、JK=11 ，0 1,状态转换图,JK=10，11,46,cpJK,时序图,Q,47,注意：一次变化问题,CP=1期间，输入信号J、K不能变化，否则可能产生误动作。 有两种情况会产生错误：,Qn=0时，J：由0误翻为1 Qn=1时，K：由0误翻为1,48,分析：CP=1 Qn=0时，J：由0误翻为1,CP,J,K,Q/,Q,t1,t2,Q,0,1,49,主从J-K触发器的特点：（1）后沿型触发器，无空翻现象发生（2）存在一次变化问题。故要求CP=1期间输入信号保持不变。（3） CP上升沿采样J-K值，CP下降沿新状态被输出,自行分析：CP=1期间，Qn=1时，K：由0误翻为1的过程,50,4
13、边沿触发器,目的：解决空翻和一次变化问题边沿触发方式：仅在时钟边沿瞬间起触发作用，抗干扰能力强。,51,置1阻塞线,置0阻塞线,置1维持线,置0维持线,一、 维持阻塞D 触发器,上升沿采样并将新状态输出,52,维持阻塞线路的作用：仅当CP的上升沿出现的一瞬间，D端的数据才能置入触发器。,/RD和/SD的用途：/RD：直接复位端，低电平有效/SD ：直接置位端，低电平有效注意：不允许/RD和/SD同时有效,53,逻辑符号,Q,D,cp,上升沿触发,置位端,复位端,54,功能表：,特征方程:,Q n+1=D （CP）,55,CP,D,Q,(设原态Q=1),Q n+1=Dn,时序图：,56,Q,J,
14、cp,K,逻辑符号：,二、 边沿JK触发器(74LS112),下降沿采样并将新状态输出,57,功能表:,CP,K,Q,n+,1,0,f,Q,n,1,f,Q,n,0,0,1,0,J,0,f,f,Q,n,1,0,1,1,1,Q,n,58,特征方程:,在CP=1和CP=0期间保持原状态不变，只有在CP到来时，根据上特征方程改变输出状态,59,波形图,60,5集成触发器,一、集成D触发器,1、逻辑符号,不允许置位和复位信号同时有效,当置位和复位信号有效时，触发器的状态立即被确定，不受CP和D的控制，,CP上升沿有效,/SD,/RD,61,2、特征方程,同步工作时,(约束条件),62,3、波形图,CP,
15、D,Q,/RD,/SD,63,二、集成JK触发器,异步清零、置位，优先级最高,/RD,/SD,64,有些集成电路产品中，输入端有多个，如J1、J2、J3和K1、K2、K3等，则 J=J1*J2*J3，K= K1* K2*K3 。,符号：,下降沿状态改变,Q,J,cp,K,/SD,/RD,65,三、 T触发器,目的：实际中仅需要自动翻转和现态保持功能。,构成：仅需将J-K端连起来作为T输入端,66,T触发器功能描述:,真值表：,特征表：,特征方程：,67,四、 T 触发器,只有翻转功能的触发器，又称翻转触发器、计数触发器，即每来一个时钟脉冲，状态改变一次。,(1)不单独生产，由其他触发器转换而得
16、; (2)时钟脉冲极性由被转换的触发器决定。,说明：,68,6 不同功能触发器间的转换,触发器按功能分有RS触发器，JK触发器，D触发器，T触发器和T触发器。,转换方法：,即原输入端通过转换电路新触发输入端。,求转换逻辑电路。,69,1、D触发器转换成J-K触发器,（1）画出J-K触发器的逻辑框图为把D输入转换为J、K输入，需设计一 组合电路， 以实现从J、K到D的变换。,组合电路,（2）求组合逻辑的逻辑表达式 D触发器的特征方程：J-K触发器的特征方程：令：即有：变换为：,70,（3）画由D触发器组成J-K触发器的电路图,71,2、 R-S触发器转换成J-K触发器,组合电路,（1）画出J-K
17、触发器的逻辑框图为把R、S输入转换为J、K输入，需设计一 组合电路， 以实现从J、K到 R 、 S 的变换。,（2）求组合电路的逻辑表达式 R-S触发器的特征方程：J-K触发器的特征方程：由真值表求 R 和 S 的表达式：,72,（3）由真值表求出逻辑表达式：,（4）画出电路图,Q,CP,K,J,Q,R,S,组合 电路,73,触发器应用一例, 用触发器组成寄存器寄存器是微处理器中的重要部件，用于存放数据处理的中间结果。具有数据“写”入、“读”出、初始化“清零”功能 。,74,（1）数据清除。将所有触发器的RD端接在一起，作为清零输入端/CLR。 （2）数据写入。令/OE=1、/CLR=1，先让
18、/WE=1,将要写入的数据施加到 DB7DB0，再在/WE端施加写入脉冲，DB7DB0上的数据即被写入。 （3）数据读出。令/CLR=1、/WE=1，在/OE端施加读脉冲，三态门开通，数据由DB7DB0输出。,75,集成触发器的主要特性参数,（1）电源电流IE触发器的所有输入端接无效电平，输出端悬空时，电源向触发器提供的电流。此参数说明触发器电路的空载功耗。,1、 直流参数,（2）低电平输入电流IIL和高电平输入电流IIH测试条件：触发器输出端悬空。IIL：某输入端接地，从该输入端流出的电流。IIH：触发器某输入端接电源，流进该输入端的电流。此参数说明对驱动电路的负载要求。,76,（3）输出高
19、电平VoH和输出低电平VoL触发器输出端Q输出高电平时的对地电压为VOH，输出低电平时的对地电压为VOL。此参数说明触发器的抗干扰能力。,2、开关参数,（1）最高时钟频率fmax触发器在计数状态下能正常工作的最高工作频率，是标志触发器工作速度高低的一个重要指标。,77,（2）建立时间、保持时间（tset和thold）,CP,D,tset,thold,tset,thold,78,（3）对时钟信号的延迟时间（tCPLH和tCPHL）从时钟脉冲的触发沿到触发器输出端由0状态变到1状态的延迟时间为tCPLH。从时钟脉冲的触发沿到触发器输出端由1状态变到0状态的延迟时间为tCPHL。一般，tCPLH比t
20、CPHL约大一级门的延迟时间。,79,（4）对置0端RD 或置1端 SD 的延迟时间tRLH、tRHL或tSLH、tSHL从置0脉冲的触发沿到输出端由0变为1的延迟时间为tRLH，到输出端由1变为0的延迟时间为tRHL。从置1脉冲的触发沿到输出端由0变为1 的延迟时间为tSLH，到输出端由1变为0的延迟时间为tSHL。,80,本章要求, 熟练掌握各种功能触发器的功能特性,特性表、特征方程、激励表、状态图、波形图。,掌握不同功能触发器的相互转换。,本章完,81,作 业,4、10、11、12,82,示例：已知某触发器的真值表，试用JK触发器和少量门逻辑门实现该功能，并画出电路图。,83,解：,电路：,
