1、第25卷第2期 军械工程学 院学报 V0125 No22013年4月 Journal of Ordnance Engineering College Apr2013doi：103969jissn1008 2956201302012改进的笛卡尔遗传编程组合电路演化设计崔彦彬，李慧，韩会龙，刘欢(华北电力大学能源动力与机械工程学院，河北保定071003)摘要：利用笛卡尔遗传编程进行电路演化时，存在收敛速度慢、收敛时间波动较大等问题对笛卡尔遗传编程中的可编程单元模型进行改进，增加与目标函数相关的逻辑运算，去除无关的逻辑运算，从而提高演化算法命中目标的概率利用改进的笛卡尔遗传编程方法分别对电机换相电路
2、和乘法器等组合电路进行演化设计结果表明，改进后的方法明显缩短了电路演化生成的时间，且收敛时间波动较小关键词：笛卡尔遗传编程；演化硬件；可编程单元；换相电路；乘法器中图分类号：Q811 文献标识码：A 文章编号：1008 2956(2013)02005204The Improved Cartesian Genetic Programmingfor Evolution of Combinational CircuitCUI Yanbin。LI HuiHAN HuilongLIU Huan(School of Energy，Power and Mechanical Engineering，North
3、 ChinaElectric Power University，Baoding 071003，China)Abstract：There are problems existing in evolution of combinational circuit with Cartesian geneticprogrammingFor example，the time consumed by system is very long and not stableIn this paper，some improvements are proposed tO optimize the structure o
4、f programmable elementsWeadd the logic that have close relation with the target function and remove the logic which has nouseBy this way，the probability of achieving the target is enhancedThen，the commutator of rnotor and multiplier are evolved with the improved modelThe experiment results show that
5、 the improved reconfigurable circuit model designed by the optimized method could increase the speed ofcircuit evolving and decrease the fluctuation of evolving timeKey words：Cartesian genetic programming；evolvable hardware；programmable element；commutator；multiplier演化硬件EHW(Evolvable Hardware)是指通过模仿生
6、物进化机制实现硬件电路设计的一种思想，广泛地应用在电路的容错运行J1。2。和优化设计一3。门中随着FPGA芯片工艺的提高和资源不断增加，基于演化硬件技术探索特殊性能的电路成为人们研究的热点口6I笛卡尔遗传编程(CartesianGenetic Programming，CGP)是一种演化小规模数字电路的电路设计方法7：，该方法常用来设计一些结构较为新颖的电路比如，利用该方法可以对组合数字电路进行优化，在不失模块功能的前提下，使模块拥有较小的面积和功耗，这一特性是人工设计方法难以达到的但是，采用CGP方法设计电路会存在目标电路无法生成、生成速度慢以及生成时间波动较大等问题本文针对这些问题，基于可编
7、程单元提出了改进措施，提高了电路演化的收敛速度，降低了收敛时间的波动性收稿日期：2013 03 1 5；修回日期：20130425作者简介：崔彦斌(1 961一)，男本科。教授主要研究方向：计算机辅助设计与辅助工程万方数据第2期 崔彦斌等：改进的笛卡尔遗传编程组合电路演化设计1笛卡尔遗传编程CGP目前已经广泛应用在各种组合电路设计当中，其包含两部分内容：演化算法和重配置的电路模型演化算法通常采用较为简单的(1+A)演化策略该策略中通常只包含变异算子，其中A表示由变异产生的新的个体的数目通常选择一定的变异率来产生新的个体较高的变异率容易产生较新结构的个体，但是不容易找到目标电路；较低的变异率容易
8、找到目标电路，但容易陷入局部最优解，最终在规定的时间内无法找到目标电路因此，采用(1+A)演化策略时，变异率的选取十分关键CGP的另一个重要部分是重配置电路CGP规定重配置电路实际上是一个MN单元阵列，如图1所示每一个节点都是一个可编程的单元(Programmable Element，PE)，如图2所示图1 演化模块的结构生!l呈!唑!i呈竺!i!坚l兰!i寄存器图2 标准PE单元如back一3，sel一2表示该PE单元的输入由第3列、第2行的PE单元提供需要注意的是，在同一列的PE单元之间不能产生连接关系，单元之间也不存在反馈关系，因此标准的CGP只能用来设计组合电路，而不能用来设计时序电路
9、2可编程单元的优化CGP是一种门级的电路演化设计方法，对重配置电路模型的优化设计关键在于对PE单元进行优化设计在选定处理器和演化策略以后，目标电路的演化时间主要由重配置电路模型中PE的结构决定，因此确定PE中包含哪些基本的逻辑运算会对电路演化所需时间即收敛性产生重要影响在标准的PE单元结构中通常包含4种基本的逻辑运算对于不同的目标电路来说，仅仅利用4种标准的逻辑运算无法缩短电路生成时间因此，本文通过优化PE结构实现对CGP的性能改进优化的关键在于寻找一些重要的逻辑运算，这些逻辑运算更有利于实现目标电路把相应的逻辑运算加入到PE结构中，同时去掉无关的逻辑运算为了确定换相点PE单元中的基本逻辑运算
10、，首先化简换相电路输出和输入之间的逻辑关系式：MsBC，M；一万C，M。一At；，M2一豆C，M1一Ae，M。一XB (1)从式(1)可知逻辑函数几靠一Ty在换相电路的运算中起着十分重要的作用它是由一个反相器和一个与门构成的基本单元，而标准PE结构中的or和xor均是无关的逻辑门根据上述分析可以得到演化换相电路的PE单元的结构，如图3所示，改进的PE结构添加了相关的逻辑函数，保留了标准单元的与门和非门，去掉了无关的逻辑门采用同样的方法我们也可以得到改进后的乘法器PE单元结构，如图4所示电路的输入和输出都是固定的，其值根据目标 电路而定每一个节点输入可以连接到前面任何一列单元的输出上，也可以连接
11、在目标电路的输入上节点可以包含多个输入和一个输出，每个节点所执行的功能都是可变的标准的PE单元中通常包含非(not)、与(and)、或(or)、异或(xor)等基本逻辑功能，PE单元可以执行其中任意一种功能PE单元所执行的功能由集合“订确定，而每个PE的输入则由集合back和sel确定，back表示列，sel表示行匡三工至五三至三口三亘丑困寄存器图3 换相电路的PE单元万方数据军械工程学院学报!I呈!I!竺!【呈!I!I寄存器图4 乘法器的PE单元3实验分析实验采用(1+A)演化策略，首先利用标准PE单元构成的重配置电路分别演化生成电机换相电路和2位乘法器，然后利用改进后的换相电路PE单元和乘
12、法器PE单元演化相应的电路每一种重配置电路结构都分别执行20次演化31 电机换相电路实验结果表1给出了PE单元改进前后电机换相电路的演化结果关键参数对比表1换相电路演化结果关键参数对比类型 平均演化代数标准差最小演化代数最大演化代数从实验结果可知，改进的PE单元换相电路演化收敛速度较快，电路生成速度与标准模型相比提高了大约3倍图5展示了改进前后换相电路20次演化的结果可以看出，标准的PE单元构成的重配置电路20次演化代数的方差明显大于改进后的重配置电路因此，利用优化后的PE结构进行电路演化时，收敛性更加稳定100009，00080007000甄6000刍5000媛4，00030002，0001
13、0000演化次数图5 换相电路改进PE结构前后演化结果对比32乘法器实验结果表2给出了PE单元改进前后乘法器的演化结果参数对比可以看出，利用改进后的乘法器PE单元进行目标电路的演化，其速度比标准的PE单元提高了近4倍图6展示了改进前后乘法器20次演化的结果，改进的PE单元模型电路演化的收敛性较为稳定，演化代数波动较小；相反，利用标准的PE单元模型演化乘法器时，电路演化代数波动较大，演化的收敛性极不稳定表2 乘法器演化结果关键参数对比演化次数图6 乘法器改进PE结构前后演化结果对比4结论笔者基于CGP重配置电路模型，研究了如何提高电路演化速度这一关键问题利用CGP演化组合电路时，采用标准的PE单
14、元结构并不利于解决所有的问题因此，文章通过寻找有利于目标电路生成的逻辑运算，并用这些重要的逻辑运算取代标准单元中的基本逻辑运算，从而实现对PE单元和重配置电路的改进利用改进的模型进行了电机换相电路和乘法器电路的演化实验结果表明：改进的PE单元压缩了目标电路的搜索空间，提高电路演化生成速度同时，改进的模型还提高了目标电路演化的收敛的稳定性参考文献：1高桂军，王友仁，姚瑞基于演化硬件的容错系统设计技术研究J信息与控制，2008，37(3)：3703762朱继祥，李元香，夏学文演化硬件的容错模式研究J小型微型计算机系统，2010，31(12)：2472 24753EIANG HoujunA thre
15、estep decomposition method forthe evolutionary design of sequential logic circuitsJGenetic Programming and Evolvable Machines，2009，10万方数据第2期 崔彦斌等：改进的笛卡尔遗传编程组合电路演化设计 55(3)：231 262f-43 WANG Jin，CHEN Q S，LEE C HDesign and implementation of a virtual reconfigurable architecture for different application
16、s of intrinsic evolvable hardwareJComputer Digital Technology，2008，2(5)：3864005陈利光适合于硬件进化的FPGA平台设计实现ED上海：复旦大学，20096赵曙光，杨万海基于函数级FPGA原型的硬件内部进化J计算机学报，2002，25(6)：6666697JUIAN M F，PETER TCartesian genetic programmingCEuro GP00：Proceedings of the 3rd EuropeanConference on Genetic Programming，Lecture Notes
17、 inComputer ScienceBerlin Heidelberg：Springer，2000，1082：121132EsSIMON HjuIAN M F，WOLFGANG BDevelopmentsin cartesian genetic programming：selfmodifying CGPJGenetic Program Evolvable Machanism，2010，11(2)：397439(责任编辑：赵薇)万方数据改进的笛卡尔遗传编程组合电路演化设计作者： 崔彦彬， 李慧， 韩会龙， 刘欢， CUI Yan-bin， LI Hui， HAN Hui-long， LIU H
18、uan作者单位： 华北电力大学能源动力与机械工程学院,河北保定,071003刊名： 军械工程学院学报英文刊名： Journal of Ordnance Engineering College年，卷(期)： 2013,25(2)参考文献(8条)1.高桂军;王友仁;姚瑞 基于演化硬件的容错系统设计技术研究期刊论文-信息与控制 2008(03)2.朱继祥;李元香;夏学文 演化硬件的容错模式研究期刊论文-小型微型计算机系统 2010(12)3.LIANG Houjun A three-step decomposition method for the evolutionary design of se
19、quential logic circuits外文期刊2009(03)4.WANG Jin;CHEN Q S;LEE C H Design and implementation of a virtual reconfigurable architecture for differentapplications of intrinsic evolvable hardware 2008(05)5.陈利光 适合于硬件进化的FPGA平台设计实现 20096.赵曙光;杨万海 基于函数级FPGA原型的硬件内部进化期刊论文-计算机学报 2002(06)7.JUIAN M F;PETER T Cartesian genetic programming 20008.SIMON H;JUIAN M F;WOLFGANG B Developments in cartesian genetic programming:self-modifying CGP 2010(02)本文链接：http:/
