1、1-第五章习题1（10 分）分析如图所示逻辑电路，写出驱动方程、状态方程和输出方程，列出状态转换真值表，画出状态转换图，说明电路的功能。J0=1，K 0=1 J1=Q0 Q2，K 1=Q0 J2=Q0Q1 K2=Q0 F=Q0Q2 将驱动方程代入 JK 触发器的特性方程中状态方程0*1021120*2Q状态转换表计算错一个状态减 1 分。Q2 Q1 Q0 Q*2Q*1 Q*05 分20 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 00 1 11 0 01 0 10 0 01 1 10 0 0该电路实现的是同步 6 进制加法计数器。2 分 2 分
2、000 001 0100111001011101111 分32、(12 分) 一个同步计数器的时序波形图如图所示。（1）画出此计数器的状态转换图；（2）选用 JK 触发器设计此计数器，写出主要设计过程，画出逻辑电路图。四进制计数器画出状态图0 0 0 11 0 1 1总次态卡诺图(Q1Q0)和分解次态卡诺图Q1*卡诺图 Q0*卡诺图10*1Q0即 1010101 QKJKJ 所以，逻辑图如下：JKC PQQ JKC PQQ F F 1F F 0C L K4 分Q10011001110Q100110011Q1001101102 分3 分3 分43（ 10 分）用 JK 触发器和逻辑门设计时序电路
3、，状态转换图如图所示。要求（1）简述设计步骤；（2 ）画出逻辑电路图。0 01 01110/1/0 /0 /0/0Q21Q0解：（1）次态卡诺图状态方程：Q 2*=Q1Q0 Q1*=Q0 Q0*=Q2 输出方程：F=Q 2Q1Q0驱动方程 ：J 2=Q1Q0 K2=（Q 1Q0） ， J1=Q0 K1=Q0 ， J0=Q2 K0=Q2（2 ）逻辑电路：A B C D Y0 0 0 0 10 0 0 1 00 0 1 0 00 0 1 1 0 1 0 0 00 1 0 1 10 1 1 0 00 1 1 1 1 0 0 0 01 0 0 1 01 0 1 0 11 0 1 1 1 1 0 0 1
4、 1 0 1 1 1 1 0 1 1 1 1 0011101Q101/01/1/010/0/120QQJK1QQJK2QQJKCLK F3 分2 分3 分54、 分析如图所示时序电路，要求写出触发器构成的时序逻辑电路的驱动方程、状态方程，给出状态转换真值表和状态转换图，分别说明触发器构成的时序电路的功能和组合电路的功能；说明该电路的总体功能。D C PQ QD C PQ QD C PQ QT0 T1T2T3T4T5T6T7F F2F F1F F00120*1*Q2*0*2 1 2 QQ0 0 0 0 0 10 0 1 0 1 00 1 0 0 1 10 1 1 1 0 01 0 0 1 0 1
5、1 0 1 1 1 01 1 0 1 1 11 1 1 0 0 0000 001 010 011 100 101 110 111 012401230120121020 QTQTQQT 765触发器构成3 位 2 进制计数器总体构成节拍脉冲发生器(顺序脉冲发生器 )。65、 11、 （5 分） D 触发器组成的可控分频电路如图所示。回答下列问题：（1）当 X=1 时，画出 Q1，Q 2，Q 3 的波形图。设触发器的初始状态均为 0，触发器及门的传输延迟时间忽略不计。（2）当控制信号 X 为 0 或 1 时，输出端 Q3 可分别获得对 CLK 的多少分频信号。答案：(1) 当 X=1 时，D 触发
6、器输出波形为： （3 分）(2) 当 X=1 时，Q 3 可获得 CLK 的 7 分频信号； （1 分）当 X=0 时，Q 3 可获得 CLK 的 8 分频信号。 （1 分）备注：如果按周期回答，正确的同样给分。76、 （共 10 分）试用边沿 JK 触发器和与非门电路实现产生 1011010 的序列脉冲发生器。解： 要产生 1011010 序列，需要 7 个脉冲序列，所以需要设计 7 进制计数器，设 7 进制计数器状态转化图为则 Q 的次态卡诺图为：0122Q由 JK 触发器特性方程：得： 0 0 0 0 0 1 1 0 00 1 10 1 01 0 11 1 0Q2Q1Q001 1 110
7、00 0 1 01 1 X 00 0 0 1 1 1 1 001( c )Q2Q0Q1 01020Q010 10 1 X 00 0 0 1 1 1 1 001( c )Q2Q0Q11 0 0 11 0 X 00 0 0 1 1 1 1 001( c )Q2Q0Q11 0 1 10 1 X 00 0 0 1 1 1 1 001( c )Q2Q0Q1 )()( 02120222 QFKQJ12012KQJ )(02101012101)(0121204 分6 分2 分8J0K0R dQ 0Q0J1K1R dQ 1Q1J2K2R dQ 2Q2C P1F7（6 分）分析如图所示由 4 位双向移位寄存器
8、74LS194 构成的电路功能，列出状态转换图，写出电路完成的功能。12345671 31 2M0C R DS RD0D1D2Q2Q37 4 H C 1 9 4D3DS LC L K1 01 1M191 5Q01 4Q1C L K1F0解：0000 0001 0011 0111 1111 1110 1100 1000电路完成 1110001 序列发生。97.已知 74HC194 的部分功能表见表 1，分析图 7 所示电路的功能。7 4 H C 1 9 4Q0Q1Q2Q3D0D1D2D3M1M0C PDS RDS LC R 7 4 H C 1 9 4Q4Q5Q6Q7D0D1D2D3M1M0C P
9、DS RDS LC R C R C P 0101F图 7表 1 74HC194 部分功能表输 入 输 出CR1M0PSLDR0123Q0 Q1 Q2 Q30 00001 0 保 持1 0 1 1 1 Q0 Q1 Q21 0 1 0 0 Q0 Q1 Q2解： 清零后，Q 7Q0 的状态转换表如下表所示，由表可知，该电路为序列脉冲发生器，RC输出序列为 0000001111111Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 F0 0 0 0 0 0 0 0 01 0 0 0 0 0 0 0 01 1 0 0 0 0 0 0 01 1 1 0 0 0 0 0 01 1 1 1 0 0 0 0 01
10、 1 1 1 1 0 0 0 01 1 1 1 1 1 0 0 01 1 1 1 1 1 1 0 00 1 1 1 1 1 1 1 10 0 1 1 1 1 1 1 10 0 0 1 1 1 1 1 10 0 0 0 1 1 1 1 10 0 0 0 0 1 1 1 10 0 0 0 0 0 1 1 11 0 0 0 0 0 0 1 11 1 0 0 0 0 0 0 03 分5 分108、 (7 分) 已知电路如图所示，74HC161 为 4 位二进制加法计数器，CD4512 为 8 选 1 数据选择器。试回答下列各问：(1) 画出 74HC161 构成电路的状态转换图，说明是几进制计数器；(
11、2) 设 74HC161 的初态为 0，在时钟脉冲作用下，画出电路输出 Y 与74HC161 构成计数器的有效状态对应的波形图。C P解（1）0 1 0 0 0 1 0 11 0 0 00 1 1 10 1 1 00 0 0 01 1 0 01 1 0 11 1 1 01 1 1 1Q3Q2Q1Q0十进制计数器（2 ）C PYY D C QQ012Q3PTCLKCoLDRD012374HC161CLK A21A0D01D23D45D67C4512F11 1 OE3 分2 分119.一个同步计数器的时序波形如图 8 所示。（1 ）画出此计数器的状态转换图(Q 2Q1Q0)；（2 ） 用四位二进制
12、加法计数器 74161 及必要的逻辑门实现该计数器。（3 ）选用 D 触发器设计此计数器，写出主要设计过程，画出逻辑电路图。Q1Q0CPQ2121310、 用四位二进制加法计数器 74HC161 及必要的逻辑门实现一个可控计数器，当 M=1 时实现 5 进制计数；当 M=0 时实现 13 进制计数器，要求画出状态转换图和逻辑电路图。Q0Q1Q2Q3PTC L KC OL D C R D0D1D2D37 4 H C 1 6 11C L K1M答案: M=1 时为 5 进制计数器，状态转换图如下：（2 分）M=0 时为 13 进制计数器，状态转换图如下：（2 分）（4 分）1011 1100 11
13、01111011110011 0100 0101 01101100 1011 1010 100111101101100011110111PTQ0 Q1 Q2 Q3D0 D1 D2 D3COLDCR1 1 0 M11412.（7 分）利用置数端（LD）将两片集成计数器 74HC160 构成 33 进制计数器。说明设计思想，画出接线图。Q0Q1Q2Q3PTC L KC OL D C R D0D1D2D37 4 H C 1 6 0 ( 1 )C L KQ0Q1Q2Q3PTC L KC OL D C R D0D1D2D37 4 H C 1 6 0 ( 2 )C L K74HC160 同步置数，当 1
14、号芯片完成十进制时，进位标志端 CO=1，此时 2 号芯片的计数控制端 P=T=1，2 号芯片开始工作，当 1 号、2 号芯片达到 S32=00110010 时，同时送零，回到00000000 状态，故此完成 33 进制计数器。7 4 H C 1 6 0 ( 1 )Q0Q1Q2Q3D0D1D2D3C OL D C R PTC L K7 4 H C 1 6 0 ( 2 )Q0Q1Q2Q3D0D1D2D3C OL D C R PTC L K111C L K2 分1513.利用清零端（ CR）和与非门将两片集成计数器 74HC160 构成 83 进制计数器，说明设计思想，画出接线图。Q0Q1Q2Q3
15、PTC L KC OL D C R D0D1D2D37 4 H C 1 6 0 ( 1 )C L KQ0Q1Q2Q3PTC L KC OL D C R D0D1D2D37 4 H C 1 6 0 ( 2 )C L K解：74HC160 异步清零， （1）完成自身十进制，当产生进位后 CO=1，此时 P=T=1， （2）片开始工作，当（1） 、 （2）达到 S83=10000011 时，同时清零，回到 00000000 状态，S 83 为无效状态，故此完成 83 进制计数器。7 4 H C 1 6 0 ( 1 )Q0Q1Q2Q3D0D1D2D3C OL D C R PTC L K7 4 H C 1 6 0 ( 2 )Q0Q1Q2Q3D0D1D2D3C OL D C R PTC L K111C L K4 分4 分
