1、- 第 1 页 -数字示波器摘要：本系统基于数字存储示波器的基本原理，以单片机和 FPGA 组成的最小系统为控制核心，具有实时采样方式和等效采样方式，其实时采样速率1MSa/s，并采用顺序等效采样的方式使等效采样速率达到 200MSa/s。系统输入频率范围为 10Hz10MHz ，输入幅值范围为 4mvVpp8vVpp，周期测量精度优于 0.1，幅值测量误差小于 5。系统具有三档垂直灵敏度和七档水平灵敏度，采用内触发方式，触发电平可通过外部旋钮进行调节，同时也具有单次触发功能。能够对波形进行存储，并且能在需要时调出存储波形进行回放。系统在模拟示波器上显示波形和刻度，并且借助于 128*64 点
2、阵液晶显示示波器参数及波形信息，功能稳定，波形清晰，人机界面友好。关键词：数字存储示波器，实时采样，等效采样，取样保持 一、方案论证与选择1. 采样方式选择一般示波器有两种采样方式，实时采样和等效时间采样。方案一：实时采样。实时采样是在信号存在周期对其采样，故都是在信号经历的实际时间内显示信号波形。根据采样定理，采样速率必须高于信号最高频率分量的倍。对于周期的正弦信号，一个周期内至少应该有个采样点。为了不失真的恢复原被测信号，通常一个周期内就需要采样个点以上。其优点是采样时间较短，缺点是对 A/D 转换其的速度和精度要求很高。方案二:等效时间采样。使用等效采样法的前提是被测信号是周期出现的，因
3、此，为了重建原信号，可以每一个周期内等效地等间隔地抽取少量的样本，最后将多个周期抽取的样本集合到同一个周期内，这样就可以等效成在一个被测信号周期内采样效果。该方案的优点是采样频率不需要太高，与被采样信号频率相当即可，缺点是要求被测信号是周期的，而且采样过程较慢，比较耗时。根据题目要求我们选择实时采样和等效采样相结合的方式，实时采样速率1MSa/s，即限制了 A/D 转换器的速率为1MSa/s ，题目要求水平分辨率至少为 20 点/div,故我们 50KHz 以下采用实时采样方式， 50KHz10MHz 采用等效时间采样方式，最高等效采样速率可达到 200MSa/s。2触发方案选择 为了在示波器
4、上显示稳定的波形，必须利用触发使扫描信号与被观测信号保持同步关系，即当满足触发条件时才启动一次扫描。我们采用内触发方式，即以输入的被测信号作为触发源，且采用上升沿触发。方案一：采用比较器实现，当信号大于所设比较触发电平时，即产生一次触发。但是被测信号为 10Hz10MHz，对比较器的要求较高，而且比较器的边沿容易产生抖动，导致触发不稳。方案二：通过数字电路电路实现。在 FPGA 中可通过软件将触发电平写入一个寄存器中，通过 A/D 对信号进行实时采样，并与该寄存器的值进行比较当- 第 2 页 -大于改值时即产生一个触发脉冲。由于方案二可排除硬件毛刺产生的干扰，触发和波形较稳定，且易实现触发电压
5、的调整，故采用方案二。3频率测量方案一：测周法，即以待测信号为门限，用计数器记录在此门限内的高频标准时钟脉冲数，从而确定待测信号的频率。当选定高频时钟脉冲而被测信号频率较低时可以获得很高的精度，而被测信号频率过高时由于测量时间不够会有精度不够的问题，适用于低频信号的测量。方案二：相关计数测频法(等精度测频法)。这种方法和测周法很相似，不同的是测周法测量时间为被测信号的一个周期，不是固定值，测较高频率时测量时间过短，造成精度不够；而等精度测量法的测量时间并不是被测信号的一个周期，而是人为设定的一段时间。闸门的开启和闭合由被测信号的上升沿来控制，测量精度与被测信号频率无关，因而可以保证在整个测量频
6、段内的测量精度保持不变。我们采用方案二，可使在 10Hz10MHz 输入信号范围测频精度相等。二、系统总体设计方案及实现方框图阻抗匹配程控放大测频加法器采样保持电路M A X 1 1 8峰值检波M C U ( A T 8 9 S 5 2 )M a x 1 9 7采样控制双口R A M波形显示控制模块键盘扫描显示驱动行扫描D / A列扫描D / A模拟示波器键盘1 2 8 * 6 4 点阵显示M A X 1 9 7等精度测频波形数据存储控制采样控制总线控制触发电平调节F P G A输入图 1 系统总体框图系统框图如图 1 所示，系统以单片机 AT89S52 和 FPGA 为控制核心。被测10Hz
7、10MHz 信号经由射极跟随器构成的阻抗匹配电路输入系统，为实现三档垂直灵敏度，共设置三级程控放大电路，然后信号经加法器变为单极性信号，经设计的采样保持电路送入 A/D 转换器进行采样。A/D 转换器采用 1Msps 采样速率 8 位的 MAX118。同时程控放大后的信号经测频整形电路送入 FPGA 进行测频，并经峰值检波电路由 12 位 A/DMAX197 采样，进行幅值测量。同时 MAX197采样触发电平调节电位器电压，实现触发电平的调节。FPGA 内部实现等精度测频，当所测频率小于 50KHz 时即采用实时采样，当所测频率大于 50KHz 时，采- 第 3 页 -用等效时间采样。采样所得
8、数据由波形数据存储控制模块写入 FPGA 内部，同时由波形显示控制模块将数据读出，送入列扫描电路，行扫描电路产生扫描电压，在模拟示波器上显示出信号波形。可以实现连续触发显示和单次触发显示，并能实现波形的存储与回放。三、理论分析与计算1. 等效采样分析等效时间采样是一种用低频信号采样高频信号的一种方法，即对每个周期仅采样一个点，经过若干个周期后就可对信号各个部分采样一遍，而这些点可以借助步进延迟方法均匀地分布于信号波形的不同位置。设输入信号 f（t）(t)的周期为 T（频率为 f） ，若将 f（t）的一个周期 T 以t 等分，则在采样时钟周期为 Tc，且 TcmTt（m 为正整数）时，在经过 k
9、 个时钟周期后，且 kT/t，f(kTc)k（mTt）T/t（mTt）T（mk1）即实现了对信号f（t）一个周期k个点的等效采样，等效采样频率为kf，实时采样时钟为1/TcmT+T/(k)，调整m的值可使采样时钟频率，武汉：华中理工大学出版社，2000 年 7月第 2 版.【4】夏宇闻. Verilog 数字系统设计教程. 北京：北京航空航天大学出版社【5】陈尚松等. 电子测量与仪器. 北京：电子工业出版社,2005.1- 第 10 页 -【6】蒋焕文，孙续. 电子测量. 北京：计量出版社，1983【7】黄 健，张蕴玉，胡修林.一种高速顺序采样方法.2002.08.华中科技大学学报(自然科学版) 第30卷第8期【8】张国礼，孙万蓉. 基于随机等效采样的高速数据采集系统的设计.2004.现代电子技术第24期
