1、第八章 可编程逻辑器件,第八章 可编程逻辑器件 （PLD, Programmable Logic Device）,8.1 概述 一、PLD的基本特点 1. 数字集成电路从功能上有分为通用型、专用型两大类2. PLD的特点：是一种按通用器件来生产，但逻辑功能是由用户通过对器件编程来设定的器件。,数字 系统,二、PLD的发展和分类PROM是最早的PLDPAL 可编程阵列逻辑 FPLA 现场可编程逻辑阵列 GAL 通用阵列逻辑 EPLD 可擦除的可编程逻辑器件 ISP-PLD 在系统可编程的PLD FPGA 现场可编程门阵列 SOC 片上系统,1.输入缓冲器表示方法,2.与门和或门的表示方法,固定连
2、接,编程连接,F1=ABC,F2=B+C+D,三、LSI中的逻辑图符号,未连接,下图列出了连接的三种特殊情况:,1.输入全编程，输出为0。,2.也可简单地对应的与门中画叉，因此E=D。,3.乘积项与任何输入信号都没有接通，相当与门输出为1。,注：F=1将导致关断其它乘积项的输出。,下图给出最简单的PROM电路图，右图是左图的简化形式。,实现的函数为：,固定连接点 （与）,编程连接点 （或）,四、PLD电路的基本结构, PLD的基本结构, 四种PLD的结构特点,（1）与固定、或编程：ROM和PROM,（2）与或全编程：PLA,（3）与编程、或固定：PAL、GAL,与固定、或编程：与阵列全固定，即
3、全译码；ROM和PROM,PLD基本结构大致相同，根据与或阵列是否可编程分为三类：,与、或全编程：,代表器件是FPLA（Field Programmable Logic Array），下图给出了PLA的阵列结构，在PLD中，它的灵活性最高。由于与或阵列均能编程的特点，在实现函数时，只需形成所需的乘积项，使阵列规模比PROM小得多。,与编程、或固定：代表器件PAL（Programmable Array Logic） 和GAL（Generic Array Logic）。，,这种结构中，或阵列固定若干个乘积项输出，见下图。,五、用PLD实现逻辑电路的方法与过程,用可编程逻辑器件来设计电路需要相应的开
4、发软件平台和编程器，可编程逻辑器件开发软件和相应的编程器多种多样。,用可编程逻辑器件设计电路过程,器时件序功检能查,8.2 FPLA,组合电路和时序电路结构的通用形式,例：用FPLA实现四位二进制码转换为格雷码的代码 转换电路。,G3=B3G2=B3B2+B3B2G1=B2B1+B2B1G0=B1B0+B1B0,FPLA的阵列图,解：,输出表达式为,简化阵列图,例：用FPLA和JK触发器实现模4可逆计数器。当X=0 时，加计数；X=1时，减计数。,解： 画出状态图和状态表。 求状态方程，激励方程和输出方程。,J1=K1=1 J2=K2=XQ1+XQ1, 画出FPLA阵列图。,J1=K1=1 J
5、2=K2=XQ1+XQ1 Z=XQ2Q1+XQ2Q1,8.3 PAL（Programmable Array Logic） 8.3.1 PAL的基本电路结构 一、基本结构形式可编程“与”阵列+固定“或”阵列+输出电路最简单的形式为：二、编程单元 出厂时， 所有的交叉点均有熔丝,8.3.2 PAL的输出电路结构和反馈形式,一. 专用输出结构,用途：产生组合逻辑电路,用途：组合逻辑电路， 有三态控制可实现总线连接 可将输出作输入用,二. 可编程输入/输出结构 由8个可编程I/O结构组成的PAL器件则命名为PAL16L8。,三. 寄存器输出结构,用途：产生时序逻辑电路,四. 异或输出结构,时序逻辑电路
6、 还可便于对“与-或”输出求反,五. 运算反馈结构,时序逻辑电路 可产生A、B的十六种算术、逻辑运算,8.4 通用阵列逻辑GAL器件,与PAL相比，GAL的输出结构配置了可以任意组态的输出逻辑宏单元OLMC（Output Logic Macro Cell），,适当地为 OLMC进行 编程，GAL 就可以在功 能上代替前 面讨论过的 PAL各种输 出类型以及 其派生类型,GAL16V8,典型的GAL器件,（一）GAL器件结构和特点,GAL器件型号定义和PAL一样根据输入输出的数量来确定，GAL16V8中的16表示阵列的输入端数量，8表示输出端数量，V则表示输出形式可以改变的普通型。,一个共用时钟
7、CLK,8.4.2 OLMC,数据选择器,输出逻辑宏单元OLMC 由或门、异或门、D触发器、多路选择器MUX、时钟控制、使能控制和编程元件等组成。,OLMC结构控制字,SYN：决定器件输出能力。 AC0、AC1（n）：方式控制位。 XOR（n）：极性控制位。 PT（n）：积项禁止位。,退出,目录,总目录,OLMC工作模式的配置选择,OLMC5种工作模式的 等效电路, 专用输入模式,退出,目录,总目录, 专用组合输出模式 反馈组合输出模式 时序电路中的输出模式 寄存器输出模式,退出,目录,总目录,行地址映射,退出,目录,总目录,8.5 可擦除的可编程逻辑阵列EPLD,一、结构特点 相当于 “与-
8、或”阵列（PAL） + OLMC二、采用EPROM工艺集成度提高,8.7 现场可编程门阵列FPGA,一、基本结构,1. IOB 2. CLB 3. 互连资源 4. SRAM,1. IOB,可以设置为输入/输出； 输入时可设置为：同步（经触发器）异步（不经触发器）,2. CLB,本身包含了组合电路和触发器，可构成小的时序电路 将许多CLB组合起来，可形成大系统,3. 互连资源,4. SRAM 分布式 每一位触发器控制一个编程点,二、编程数据的装载,数据可先放在EPROM或PC机中 通电后，自行启动FPGA内部的一个时序控制逻辑电路，将在EPROM中存放的数据读入FPGA的SRAM中 “装载”结束
9、后，进入编程设定的工作状态,！每次停电后，SRAM中数据消失 下次工作仍需重新装载,8.8 在系统可编程通用数字开关（ispGDS）,ispGDS22的结构框图,8.9 PLD的编程,以上各种PLD均需离线进行编程操作，使用开发系统一、开发系统 硬件：计算机+编程器 软件：开发环境（软件平台）VHDL, Verilog真值表，方程式，电路逻辑图（Schematic）状态转换图（ FSM）,二、步骤 抽象（系统设计采用Top-Down的设计方法） 选定PLD 选定开发系统 编写源程序（或输入文件） 调试，运行仿真，产生下载文件 下载 测试,isp器件的编程接口（Lattice）,开发 环境,使用ispPLD的优点：*不再需要专用编程器 *为硬件的软件化提供可能 *为实现硬件的远程构建提供可能,
