1、Signal Integrity Measurement,Roger,SI 的起因:,信號完整性定義為信號在電路中能以正確時序和電壓作出回應的能力。 SI解决的是信号传输过程中的质量问题，尤其是在高速领域，数字信号的传输不能只考虑逻辑上的实现，物理实现中数字器件开关行为的模拟效果往往成为设计成败的关键。,现代电子设计的挑战,信号边缘速率越来越快 片内和片外时钟速率越来越高 系统和板级SI、EMC问题更加突出电路的集成规模越来越大 I/O数越来越多 单板互连密度不断加大推向市场的时间不断减少 开发成本成为主要推动力 一次性设计成功的挑战,SI：新概念，旧方法,SI应用的是传统的传输线、电磁学等理
2、论，以及复杂的算法，解决以下几个方面的问题： *反射； *串扰； *过冲、振铃、地弹、多次跨越逻辑电平错误； *阻抗控制和匹配 *EMC； *热稳定性； *时序分析 *芯片封装设计；,影响信号完整性的因素,PCB层设置、PCB材料影响传输线特性阻抗等，间接影响信号完整性； 线宽、线长、线间距在高速、高密度PCB设计中对信号完整性影响较大； 温度、工艺等对设计参数的影响，间接影响信号完整性； 器件工作频率、速度、驱动能力、封装参数等对信号质量有一定的影响； 多负载拓扑结构对信号完整性产生较大的影响； 阻抗匹配、负载； 电源、地分割； 趋肤效应； 回流路径； 连接器； 过孔； 电磁辐射； 。 可见
3、，信号完整性设计的考虑因素是多方面的，设计中应把握主要方面，减少不确定性，以下是一些常见的信号完整性现象及其产生的原因简析：,常见的信号完整性现象及其产生的原因,电平没有达到逻辑电平门限 * 负载过重 * 传输线过长 * 电平不匹配 * 驱动速度慢,常见的信号完整性现象及其产生的原因,多次跨越逻辑电平阈值错误*电感量过大*阻抗不匹配,常见的信号完整性现象及其产生的原因,延时错误（信号建立时间不满足） *负载过重 *传输线过长 *驱动速度慢,常见的信号完整性现象及其产生的原因,上冲/下冲 *高速、大电流驱动 *阻抗未匹配 *电感量过大,常见的信号完整性现象及其产生的原因,振铃（不单调） *传输线
4、过长 *串扰 *多负载 *阻抗不匹配,常见信号完整性问题及解决方法,什么时候需要考虑信号完整性？,高速电路有两个方面的含义：一是频率高，通常认为如果数字逻辑电路设计的频率达到或者超过20MHz33MHz，而且工作在这个频率的电路已经占整个电子系统一定的份量（例如三分之一），则称为高速电路设计。另外一个含义是指数字信号的上升与下降（或称信号的跳变）非常之快，当信号的上升时间小于6倍（有说4倍）信号传输延时（电长度）时即认为信号是高速信号，而与信号的频率无关。,互连线表现为传输线的界定,PCB的走线、电缆等互连线如果有传输线效应的时候，这时我们需要考虑信号完整性。 当一段连线的信号传输延时相对信号
5、上升时间有如下关系时，此时这段连线就为传输线：,主板硬件开发流程简介&信号完整性测试的嵌入,Signal Analysis,Signal Measurement can be divided into Low speed (low freq, eg. LPC, Power signal ) High speed ( eg, FSB, Hublink, Serial data, Clock ) -Use 6G Scope / differential probe Why do we need signal analysis ? Know the performance of data trans
6、action on motherboard. Ensure board has enough margin before failing. What to look for in signal measurement ? Signal Quality (No non-monotonic on signal edge, no glitch) Timing (sufficient setup and hold time) Meeting specification on each component. (Apply Yellow Confidential document from Intel)
7、Waveform capture able to be analyzed.,Bad signal capture vs Good signal.,Bad. Unable to be analyzed.,Good !See clearly and able to analyze.,Scope setup,Probe Calibration Recall factory setup Deskew probe (if scope setup with more than 2 probes ),Scope setup,Calibrate probe to oscilloscope Recall the
8、 factory initialization setup, as follows:A. Press the SETUP button at the right side of the scope. B. Press the main menu Recall Factory Setup button. C. Press the side menu OK Confirm Factory Init button.The scope will now be set to the default factory initialization settings (over 100 defined set
9、tings). Most of the default settings are correct for signal quality measurements, but the reference voltages still must be changed from % (default) to actual voltages.Set the reference voltages as follows:A. Press the MEASURE button at the right side of the scope. B. Press the main menu Reference Le
10、vels button. C. Press the side menu Set Level in % or Units button until the Units section is highlighted. D. Enter the following reference voltages on the numeric keypad at the right side of the scope:High Ref. = 2.0 volts Mid Ref. = 1.5 volts Low Ref. = 0.8 volts Mid2 Ref. = 1.5 volts,Signal Quali
11、ty Comment,Overshoot: 1.5 and above , e.g. 4.8 V for VCC=3.3 V & 6.5 V for VCC=5.0 VUndershoot: 1.5 V and below Ringback: Rising edge at 2.1 V and belowFalling edge at 0.7 V and above,Glitch,Noisy Levels,Non-Monotonic Violation,Overshoot & Ringback,Ringing,Undershoot & Ringback,Skewing,Flight Time,S
12、ignal Integrity Measurement,Clocking System Front side bus Hub-link Memory Interface PCI Bus/Extension Cards LPC link Signal LAN USB AC-link Signal IDE Bus transactions,Serial Data Compliance Testing,Tektronix /Intel solution Fully automatic compliance testing.Eye Diagram measurement. TDS7404, TDS66
13、04 and test fixture included.,Power measurement,Power up sequence VTT load line validation CPU power efficiency Power sequence timing for CPU & S.B. Voltage Measurement,Audio Performance Measurement,Audio performance measurement D-A (Wave to Line-out) A-A (Line-in to Line-out, Mic-in to Line-out) A-D-PC (Mic-in recording, Line-in recording) Compliance PC2001 specification. Audio Precision SYS-2322 included.,
