1、第五章 存储器,通过本章的学习，应当掌握以下内容： 存储器的分类及特点 典型存储器引脚功能 存储器与CPU的连接与译码方法 存储器的扩展,5.1 存储器概述,一、存储器的分类,1、按存储器用途分类 内部存储器 又称主存。位于计算机的内部，用来存放当前正在使用的或经常要使用的程序和数据。CPU使用系统地址总线访问内存，程序只有放入内存，才能被CPU执行。内存存取速度快。容量大小受到地址总线位数的限制如：20条地址总线可寻址内存空间为1M。外部存储器 又称辅存。外存的特点是大容量，所存贮的信息既可修改，也可保存，CPU使用I/O端口访问外存，存取速度较慢。 常见的外存有硬盘、软盘及光盘(CDROM
2、)等。,2、将内存按存储器性质分类 RAM随机存储器 数据能被随机的写入或读出。掉电后，信息全部丢失。 SRAM(静态)：速度快，集成度低，功耗大，用于高速缓冲存储器 DRAM(动态)：内容在10-3或10-6秒后消失，因此必须在内容消失之前进行周期性刷新。集成度高，成本低，耗电少，但需刷新电路，运行速度慢，用于组成PC机的标准存储器。 ROM只读存储器 数据只能读出，不能写入，掉电数据不丢失。 掩膜型ROM：信息由厂家写入，用户不能做任何修改 PROM可编程ROM：数据写入后，内容不能再变。 EPROM可擦除、可编程ROM：通过紫外光照擦除原有数据，以便重新写入新数据。 E2PROM电可擦除
3、可编程ROM：利用电压来擦除芯片内容，以便重新写入新数据。,速度慢 容量大,“金字塔”形存储系统层次结构,内部 存储器,外部存储器,SRAM,DRAM、ROM,二、存储器的主要技术指标 1、存储器的容量两种表示方法用字节表示容量如：1KB、128B用“字数位数”表示容量存储器芯片容量=存储单元数(字)每单元的数据位数(位)如：2114的存储容量为1k4bit；6116和2716的存储容量为2k8bit；6264和2764的存储容量为8k8bit。,2、存取时间 启动一次存储器操作到完成该操作所需的时间。存取时间越短，速度越快 3、功耗 4、可靠性 衡量存储器抗干扰能力，以平均故障时间来衡量 5
4、、性能价格比 衡量经济性能好坏的综合指标,三、存储器特性 1、存储器有两种基本操作读和写。 2、所有的存储芯片都设有地址引脚、数据引脚、读/写控制脚及片选脚。,5.2 随机存储器RAM,一、静态RAM(SRAM) SRAM主要由存储体和外围电路构成 1、存储体 一个容量为MN（如1K8bit）的存储器则包含M个存储单元，每单元包含N个基本存储电路（一个基本存储电路能存储1位二进制数），构成存储矩阵。 2、外围电路地址译码器功能：寻址存储单元I/O缓冲器功能：数据传送控制电路功能：控制芯片工作与否和数据流向 3、RAM的基本组成框图,4、静态存储器芯片2114介绍 2114的芯片引脚2114为1
5、K4的SRAM芯片，共18根引脚包括：,A0A9,D0D3,108,WECS,VCCGND,289,2114, A9A0(address inputs)：地址线，可寻址1K的存储空间。 D3D0(data bus)：数据线，双向，三态。 WE(write enable)：写信号低电平时，数据输入存储器，高电平时，数据输出存储器 。 CS(chip select)：片选信号输入，读/写方式时为低电平。, Intel 2114的工作方式 Intel 2114的工作方式由 WE,CS共同作用决定。 写入：当CS和WE为低电平时，数据输入缓冲器打开，数据由数据线D3D0写入被选中的存储单元。 读出：当
6、CS为低电平，WE为高电平时，数据输出缓冲器选通，被选中单元的数据送到数据线D3D0上。 保持：当 CS为高电平，芯片未被选中，处于保持状态，数据线呈现高阻状态。, 关于芯片数据、地址引脚的推论 为了便于存放和取出数据，每个存储单元必须有一个固定地址。 特殊的，对SRAM和ROM芯片： 通过连入芯片的地址线的组合选择存储单元，n根地址线可寻址2n个存储单元。根据其单元数可推出该芯片地址线的根数。 而每个存储单元数据为并行传送，因此通过每单元的数据位数可以推出该芯片数据线的根数2114的存储容量为1k4：地址线10根、数据线4根6264的存储容量为8k8：地址线13根、数据线8根,5、静态存储器
7、芯片6264芯片介绍6264为8k8的SRAM芯片，共28根引脚包括：,A0A12,D0D7,22 27 26 20,OE WE CS2 CS1,VCC GNDNC,28 141,6264,A12A0(address inputs)：地址线，可寻址8K的存储空间。 D7D0(data bus)：数据线，双向，三态。 OE(output enable)：读出允许信号，输入，低电平有效。 WE(write enable)：写入允许信号，输入，低电平有效。 CS1(chip enable)：片选信号1，输入，读/写方式时为低电平。 CS2：片选信号2，输入，在读/写方式时为高电平。,Intel 62
8、64的工作方式 Intel 6264的工作方式由 WE,OE ,CS1 , CS2的共同作用决定。 写入：当CS1和WE为低电平，且 OE和CS2为高电平时，数据输入缓冲器打开，数据由数据线D7D0写入被选中的存储单元。 读出：当CS1 和OE 为低电平，且WE 和CS2为高电平时，数据输出缓冲器选通，被选中单元的数据送到数据线D7D0上。 保持：当 CS1为高电平，CS2为任意时，芯片未被选中，处于保持状态，数据线呈现高阻状态。,二、动态RAM(DRAM) 动态RAM也是由许多“基本存储电路”按行、列形式构成的二维存储矩阵组成的。1、特点 刷新 动态RAM依靠电容存储电荷来决定存放信息是“1
9、”或“0”。电容会由于缓慢放电而丢失信息，必须定时对电容充电，也称作刷新 地址分时两次输入 为了提高集成度，减少引脚封装数，DRAM将地址信息分成行地址和列地址分时输入同组引脚，即： 对存储器进行访问时，先由行地址选通信号RAS把行地址送入内部设置的行地址锁存器，再由列地址选通信号CAS把列地址送入地址锁存器。,2、动态存储器芯片2164介绍 2164DRAM芯片及引脚功能 Intel2164是64K1的DRAM芯片，共16根引脚, 2164DRAM芯片的内部结构 Intel2164内部有4个128128基本存储单元矩阵，每个矩阵都有一个7位的行地址和7位的列地址。访问存储器端口时，先RAS把
10、行地址送入行地址锁存器，再由CAS把列地址送入地址锁存器。1、通过最高位的行地址和列地址选择存储矩阵2、通过行地址译码选择128行中的某一行3、通过列地址的译码选择128列中的某一列,5.3 只读存储器ROM,一、掩膜ROM(Read Only Memory) 二、PROM(可编程的ROM) 三、EPROM(紫外光可擦除、可编程ROM) 四、E2PROM(电压可擦除、可编程ROM),典型可编程只读存储器芯片介绍1、EPROM2716常用EPROM芯片中容量最小：2k8，24条引脚, A10A0：地址线，可寻址2K的存储空间。 D7D0：数据线，双向，三态。 CS：片选信号，输入，低电平时芯片工
11、作。 PD/PGM：待机/编程控制信号 VPP：编程电源端 VCC、 GND：电源、地线,A0A10,D0D7,21 20 18,VPP CS PD/PGM,VCCGND,2412,2716,Intel 2716的六种工作方式,2、E2PROM2816芯片容量：2k8，24条引脚, A10A0：地址线，可寻址2K的存储空间。 D7D0：数据线，双向，三态 CE：片选信号，输入，低电平时芯片工作。 OE：数据输出端 WE：写允许，低电平有效 VPP：编程电源端 VCC、 GND：电源、地线,A0A10,D0D7,21 18 21 20,VPP CE WE OE,VCCGND,2412,2816,
12、Intel 2816的六种工作方式,5.4 CPU与存储器的连接,一、CPU和存储器信号线连接的要求 1、数据线的连接系统数据线与存储器数据引脚相连接2、控制线的连接系统控制线的读写控制需要与存储器芯片的控制引脚连接3、地址线的连接CPU发出的地址信号有两种选择 高位地址线参与地址译码，用来选择CPU所要访问的存储器芯片，使片选端CS有效，即片选 低位地址线不参与译码，直接与存储器芯片的地址引脚相连，可以在选中的芯片中选择某一存储单元，即字选,二、存储器的地址译码方式 1、线性选择法直接用CPU地址总线中的某一高位线作为存储器芯片的片选信号；低位地址线直接连接存储器进行字选。该方法连接简单，片
13、选信号不需要复杂的逻辑电路。,1 #,A12A0,A15 A14 A12A0,分析该图所示静态存储器芯片1#、2#的存储容量和地址范围,D7D0,CS,2 #,A12A0,D7D0,CS,A15A14A13A12A11A10 D0D3A0A9,8085 CPU,D4D7,M/IO WE,CS,WE,2114(1),CS,WE,2114(1),CS,WE,2114(2),CS,WE,2114(3),CS,WE,2114(4),A0A9,A0A9,A0A9,A0A9,A0A9,CS,WE,2114(2),A0A9,CS,WE,2114(3),A0A9,CS,WE,2114(4),A0A9,D0D3
14、,D0D3,D0D3,D0D3,D0D3,D0D3,D0D3,&,分析该图所示4组静态存储器芯片的存储容量和地址范围,D0D3,线选法的缺点： 1、采用线选法时，会出现地址的不连续性 2、若高位地址线未全部用完，但又未对其实施控制时，会出现地址的多义性。 3、另外，即使所有高位地址线参与线选，其寻址空间也十分有限，限制了存储器系统的扩展,2、部分地址译码方式把高位地址信号的一部分作为片选译码信号实现片选，低位地址信号线与存储器连接实现字选,74LS138中, G1、 G2A、 G2B 为3个控制端, 只有当G1为“1”且G2A、 G2B 均为“0”时, 译码器才能进行译码输出; 否则, 译码器
15、的8个输出端全为高阻状态。,使用译码器协助存储器译码：3-8译码器74LS138,3-8译码器74LS138输入输出真值表,A15A14A13A12A11A10 D0D3A0A9,8085 CPU,D4D7,M/IO WE,&,CS,WE,2114(1),CS,WE,2114(1),CS,WE,2114(2),CS,WE,2114(3),CS,WE,2114(4),A0A9,A0A9,A0A9,A0A9,A0A9,CS,WE,2114(2),A0A9,CS,WE,2114(3),A0A9,CS,WE,2114(4),A0A9,D0D3,D0D3,D0D3,D0D3,D0D3,D0D3,D0D3
16、,D0D3,部分译码方式同样存在地址的不连续性与多义性，会造成总线竞争而使微机无法正常工作。为了避免这种情况，加强系统存储器的扩展能力，应采用全译码法。,A0A9A10A11 A12A13 A14A15A16A17 A18A19M/IO,CPU,WE,Y0 Y1Y5 Y7,A B C G2AG2B G1,74LS 138,1,1,&,CS,A0A9 A10 A11 A12,1 #,1,分析该图所示存储器芯片地址范围,3、全地址译码方式就是连接存储器时要使用全部地址总线信号，即所有的高位地址信号用来作为译码器的输入，低位地址信号接存储芯片的地址输入线，从而使得存储器芯片上的每一个单元在整个内存空
17、间中具有唯一的一个地址。,A15A14A13A12A11A10D0D3A0A9,8085 CPU,D4D7,M/IO WE,&,Y3 Y2 Y1 Y0,G1 G2A G2B C B A,74 LS 138,1,CS,WE,2114(1),CS,WE,2114(1),CS,WE,2114(2),CS,WE,2114(3),CS,WE,2114(4),A0A9,A0A9,A0A9,A0A9,A0A9,CS,WE,2114(2),A0A9,CS,WE,2114(3),A0A9,CS,WE,2114(4),A0A9,D0D3,D0D3,D0D3,D0D3,D0D3,D0D3,D0D3,D0D3,全译码
18、方式中，每个存储单元的地址唯一且地址连续，不存在地址的不连续性与多义性,D7D0,&,&,&,1 #,A15A0 OE WE CE,&,&,RD WR,D15D8,M/IO A19 A18 A17,A0,A16A1,分析该图所示存储器芯片1#、2#的容量和地址范围,1,0,1,1,1,1,0,1,0,0,0,1,0,1、位数扩充 存储器存储单元数满足要求而位数需要扩充，需要用多个芯片构成芯片组。 例： 8K1的 SRAM 芯片扩充形成8KB存储空间所需芯片数：8/1=8片,三、存储器容量扩充,1、位扩展 所有参与扩展的芯片同时存取数据，同步工作,8D,7D,6D,5D,4D,3D,2D,18k
19、1 CS WE D,A0 A12,D0 D7,CS WR,2、单元数(字)扩充 存储器位数满足要求而需要扩充存储单元数，同样需要用多个芯片构成芯片组。 例：2K8芯片构成8K8的存储区所需芯片数： 8K/2K=4片,2、字扩展,BA,Y0 Y1 Y2 Y3,A11,A12,译码器,MEMR,MEMW,A0A10,D0D7,6116(2k*8),1片6116容量为2k8 扩展后地址范围为0000H1FFFH，容量为8KB,3、位数与单元数同时扩充存储器的单元数和位数都需要扩充 例：用1K4芯片构成4K8存储区 方法： 先扩充位数，2个芯片一组，构成1个1K8芯片组；再扩充单元数，将4个上述芯片组
20、合成4K8存储区。所需芯片数： 8,A15A14A13A12A11A10D0D3A0A9,8085 CPU,D4D7,M/IO WE,&,Y3 Y2 Y1 Y0,G1 G2A G2B C B A,74 LS 138,1,CS,WE,2114(1),CS,WE,2114(1),CS,WE,2114(2),CS,WE,2114(3),CS,WE,2114(4),A0A9,A0A9,A0A9,A0A9,A0A9,CS,WE,2114(2),A0A9,CS,WE,2114(3),A0A9,CS,WE,2114(4),A0A9,D0D3,D0D3,D0D3,D0D3,D0D3,D0D3,D0D3,D0D
21、3,1片2114容量为1k4 扩展后地址范围为0000H0FFFH，容量为4KB,M/IOA15A14A13A12A0A11,8085 CPU,D0D7,WE,G1 Y2Y1 Y0,G2A G2B C B A,74LS138,CE,OE,1#,CE,OE,2#,CS,OE WE,3#,CS,OE WE,4#,1,1,1,VCC,A0A10,A11,课堂作业：分析译码方式，每块芯片的容量以及地址范围,1,1,M/IOA15A14A13A12A0A11,8085 CPU,D0D7,WE,G1 Y2Y1 Y0,G2A G2B C B A,74LS138,CE,OE,2732A(1),CE,OE,2732A(2),CS,OE WE,6116(1),CS,OE WE,6116(2),1,1,1,VCC,A0A10,A11,2732A(4k*8), 6116(2k*8),1,1,
