1、4.1 答：主存：主存储器，用于存放正在执行的程序和数据。CPU 可以直接进行随机读写，访问速度较高。辅存：辅助存储器，用于存放当前暂不执行的程序和数据，以及一些需要永久保存的信息。Cache：高速缓冲存储器，介于 CPU 和主存之间，用于解决 CPU 和主存之间速度不匹配问题。RAM：半导体随机存取存储器，主要用作计算机中的主存。SRAM：静态半导体随机存取存储器。DRAM：动态半导体随机存取存储器。ROM：掩膜式半导体只读存储器。由芯片制造商在制造时写入内容，以后只能读出而不能写入。PROM：可编程只读存储器，由用户根据需要确定写入内容，只能写入一次。EPROM：紫外线擦写可编程只读存储器
2、。需要修改内容时，现将其全部内容擦除，然后再编程。擦除依靠紫外线使浮动栅极上的电荷泄露而实现。EEPROM：电擦写可编程只读存储器。CDROM：只读型光盘。Flash Memory：闪速存储器。或称快擦型存储器。4.3 答：存储器的层次结构主要体现在 Cache-主存和主存-辅存这两个存储层次上。Cache-主存层次在存储系统中主要对 CPU 访存起加速作用，即从整体运行的效果分析，CPU 访存速度加快，接近于 Cache 的速度，而寻址空间和位价却接近于主存。主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。综合上述两个存
3、储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。主存与 CACHE 之间的信息调度功能全部由硬件自动完成。而主存与辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部分通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻辑地址空间）编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。因此，这两个层次上的调度或转换操作对于程序员来说都是透明的。4.5 解：存储器的带宽指单位时间内从存储器进出信息的最大数量。存储器带宽 = 1/200ns 32 位 = 160M 位/秒 = 2
4、0MB/秒 = 5M 字/秒4.6 解：存储容量是 64KB 时，按字节编址的寻址范围就是 64K，如按字编址，其寻址范围为：64K / （32/8）= 16K主存字地址和字节地址的分配情况：如图字节地址 字地址0 0 0 0 H0 0 0 1 H0 0 0 2 H0 0 0 3 H0 0 0 4 H0 0 0 5 H0 0 0 6 H0 0 0 7 H0 0 0 8 H0 0 0 9 H0 0 0 0 H0 0 0 1 H0 0 0 2 H4.9 解：刷新：对 DRAM 定期进行的全部重写过程；刷新原因：因电容泄漏而引起的 DRAM 所存信息的衰减需要及时补充，因此安排了定期刷新操作；常用的
5、刷新方法有三种：集中式、分散式、异步式。集中式：在最大刷新间隔时间内，集中安排一段时间进行刷新，存在 CPU 访存死时间。分散式：在每个读/写周期之后插入一个刷新周期，无 CPU 访存死时间。异步式：是集中式和分散式的折衷。4.11 解：采用分散刷新方式刷新间隔为:2ms，其中刷新死时间为：2560.1s=25.6s采用分散刷新方式刷新间隔为：256（0.1s+0.1s） =51.2s采用异步刷新方式刷新间隔为:2ms4.14 解：（1）该机所允许的最大主存空间是：2 18 8 位 = 256K8 位 = 256KB（2）模块板总数 = 256K8 / 32K8 = 8 块（3）板内片数 =
6、32K8 位 / 4K4 位 = 82 = 16 片（4）总片数 = 16 片8 = 128 片（5）CPU 通过最高 3 位地址译码输出选择模板，次高 3 位地址译码输出选择芯片。地址格式分配如下：模板号 （ 3 位 ） 芯片号 （ 3 位 ） 片内地址 （ 1 2 位 ）4.15 解：（1）地址空间分配图：系统程序区（ROM 共 4KB）：0000H-0FFFH用户程序区（RAM 共 12KB）：1000H-3FFFH（2）选片：ROM：选择 4K4 位芯片 2 片，位并联RAM：选择 4K8 位芯片 3 片，字串联(RAM1 地址范围为:1000H-1FFFH,RAM2 地址范围为 20
7、00H-2FFFH, RAM3 地址范围为:3000H-3FFFH)（3）各芯片二进制地址分配如下：A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A00 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0ROM1,2 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 10 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0RAM10 0 0 1 1 1 1 1 1 1 1 1 1 1 1 10 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0RAM20 0 1 0 1 1 1 1 1 1 1 1 1 1 1 10 0 1 1 0 0
8、 0 0 0 0 0 0 0 0 0 0RAM30 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1CPU 和存储器连接逻辑图及片选逻辑如下图所示：C P UR O M 1 R A M 1 R A M 2 R A M 37 4 1 3 8R O M 2D 0D 3D 4D 7A 1 1A 0A 1 5A 1 4A 1 3A 1 2G 1ABC. . . . . . . . . . .O EO EC S C SR / W R / W R / W C S. . . . . . . . . . . . . . .R / WM R E QP D / P R O GG 2 BG 2 AY 7Y
9、 3Y 2Y 1Y 0.4.16 解：（1）CPU 与存储器芯片连接逻辑图：C P UR A M 07 4 1 3 8R A M 1D 0D 7A 1 2A 0Y2A 1 5A 1 4A 1 3REQ2GBABC SCCS. . . . . . . . . . . . . . . . .R A M 7. . .W/REWE+ 5 V（2 ）地址空间分配图：RAM0：0000H 1FFFHRAM1：2000H 3FFFHRAM2：4000H 5FFFHRAM3：6000H 7FFFHRAM4：8000H 9FFFHRAM5：A000HBFFFHRAM6：C000H DFFFHRAM7：E000H
10、 FFFFH（3）如果运行时发现不论往哪片 RAM 写入数据后，以 A000H 为起始地址的存储芯片(RAM5)都有与其相同的数据，则根本的故障原因为：该存储芯片的片选输入端很可能总是处于低电平。假设芯片与译码器本身都是好的，可能的情况有：1）该片的 端与 端错连或短路；CSWE2）该片的 端与 CPU 的 端错连或短路；MRQ3）该片的 端与地线错连或短路。S（4）如果地址线 A13 与 CPU 断线，并搭接到高电平上，将会出现 A13 恒为“1” 的情况。此时存储器只能寻址 A13=1 的地址空间(奇数片)，A13=0 的另一半地址空间（偶数片）将永远访问不到。若对 A13=0 的地址空间
11、（偶数片）进行访问，只能错误地访问到 A13=1 的对应空间 (奇数片)中去。4.23 解：8 体低位交叉并行存储器的每个存储体容量为 64KB/8=8KB，因此应选择8KBRAM 芯片，芯片地址线 12 根（A0-A12） ，数据线 8 根（D0-D7） ，用 138 译码器进行存储体的选择。设计如下：7 4 1 3 8G 1ABCG 2 BG 2 A.C P UD 0D 7A 3A 0A 1A 2A 1 5.Y 7Y 3Y 2Y 1Y 0。. . .R A M 0O E W EC EA 0 A 1 2D 0 D 7R A M 1O E W EC EA 0 A 1 2D 0 D 7R A M
12、 2O E W EC EA 0 A 1 2D 0 D 7R A M 3O E W EC EA 0 A 1 2D 0 D 7R A M 7O E W EC EA 0 A 1 2D 0 D 7. . . . . . . . . . . . . . . . . . .W RR D. . . .M R E Q。+ 5 V4.24 解：4 体低位交叉的存储器的总线传输周期为 ，=T/4，依次访问 64 个字所需时间为：t=T+(64-1) =T+63T/4=16.75T4.28 解：（1）Cache 容量为 2K 字，块长为 4，Cache 共有 2K/4=211/22=29=512块，Cache 字地
13、址 9 位，字块内地址为 2 位因此，Cache 地址格式设计如下：Cache 字块地址（9 位） 字块内地址（2 位）（2）主存容量为 256K 字=2 18 字，主存地址共 18 位，共分 256K/4=216 块，主存字块标记为 18-9-2=7 位。直接映射方式下主存地址格式如下：主存字块标记（7 位） Cache 字块地址（9 位） 字块内地址（2 位）（3）根据四路组相联的条件，一组内共有 4 块，得 Cache 共分为 512/4=128=27 组，主存字块标记为 18-7-2=9 位，主存地址格式设计如下：主存字块标记（9 位） 组地址（7 位） 字块内地址（2 位）（4）在全
14、相联映射方式下，主存字块标记为 18-2=16 位，其地址格式如下：主存字块标记（16 位） 字块内地址（2 位）（5）若存储字长为 32 位，存储器按字节寻址，则主存容量为 256K*32/4=221B，Cache 容量为 2K*32/4=214B，块长为 4*32/4=32B=25B，字块内地址为 5 位，在直接映射方式下，主存字块标记为 21-9-5=7 位，主存地址格式为：主存字块标记（7 位） Cache 字块地址（9 位） 字块内地址（5 位）在四路组相联映射方式下，主存字块标记为 21-7-5=9 位，主存地址格式为：主存字块标记（9 位） 组地址（7 位） 字块内地址（5 位）
15、在全相联映射方式下，主存字块标记为 21-5=16 位，主存地址格式为：主存字块标记（16 位） 字块内地址（5 位）4.29 解：Cache 被访问命中率为： 4800/(4800+200)=24/25=96%则 Cache-主存系统的平均访问时间为： ta=0.96*30ns+(1-0.96)*150ns=34.8nsCache-主存系统的访问效率为：e=t c/ta*100%=30/34.8*100%=86.2%性能为原来的 150ns/34.8ns=4.31 倍，即提高了 3.31 倍。4.31 解：主存和 Cache 按字节编址，Cache 容量 16KB=214B，地址共格式为 1
16、4 位，分为 16KB/(4*32/8B)=210 块，每块4*32/8=16B=24B，Cache 地址格式为：Cache 字块地址（10 位） 字块内地址（4 位）主存容量 1MB=220B，地址共格式为 20 位，分为 1MB/(4*32/8B)=216 块，每块24B，采用直接映射方式，主存字块标记为 20-14=6 位，主存地址格式为：主存字块标记（6 位） Cache 字块地址（10 位）字块内地址（4 位）主存地址为 ABCDEH=1010 1011 1100 1101 1110B，主存字块标记为101010，Cache 字块地址为 11 1100 1101，字块内地址为 1110，故该主存单元应映射到 Cache 的 101010 块的第 1110 字节，即第 42 块第 14 字节位置。或者在 Cache 的第11 1100 1101 1110=3CDEH 字节位置。
