1、3.2 加法器和数值比较器,3.2.1 加法器,一、半加器和全加器,1. 半加器（Half Adder）,两个 1 位二进制数相加不考虑低位进位。,0 0,0 1,1 0,1 1,0 0,1 0,1 0,0 1,真 值 表,函数式,Ai+Bi = Si (和) Ci (进位),逻 辑 图,曾 用 符 号,国 标 符 号,半加器（Half Adder）,函 数 式,2. 全加器（Full Adder）,两个 1 位二进制数相加，考虑低位进位。,Ai + Bi + Ci -1 ( 低位进位 )= Si ( 和 ) Ci ( 向高位进位 ),1 0 1 1,- A,1 1 1 0,- B,+,- 低
2、位进位,1,0,0,1,0,1,1,1,1,真 值 表,标准 与或式,0 0,1 0,1 0,0 1,1 0,0 1,0 1,1 1,- S,高位进位,0,卡诺图,全加器（Full Adder）,A,BC,0,1,00,01,11,10,1,1,1,1,A,BC,0,1,00,01,11,10,1,1,1,1,圈 “ 0 ”,最简与或式,圈 “ 1 ”,逻辑图,(a) 用与门、或门和非门实现,曾用符号,国标符号,(b) 用与或非门和非门实现,3. 集成全加器,TTL：74LS183,CMOS：C661,双全加器,二、加法器（Adder）,实现多位二进制数相加的电路,1. 4 位串行进位加法器,
3、特点：,电路简单，连接方便,速度低 = 4 tpd,tpd 1位全加器的平均传输延迟时间,2. 超前进位加法器,作加法运算时，总进位信号由输入二进制数直接产生。,特点,优点：速度快,缺点：电路比较复杂,C0,C1,C2,集成芯片,CMOS：CC4008,TTL： 74283 74LS283,应用举例,8421 BCD 码 余 3 码,3. 2. 2 数值比较器（Digital Comparator）,一、1 位数值比较器,0 0,0 1,1 0,1 1,0 1 0,0 0 1,1 0 0,0 1 0,真 值 表,函数式,逻辑图, 用与非门 和非门实现,Ai Bi,Li Gi Mi,= Ai B
4、i,二、4 位数值比较器,A = A3A2A1A0,A B,L = 1,A = B,M = 1,A B,G = 1,真值表,B = B3B2B1B0,G = (A3B3)(A2B2)(A1B1)(A0B0),4 位数值比较器,1 位数值比较器,4 位集成数值比较器的真值表,级联输入：供扩展使用，一般接低位芯片的比较输出，即接低位芯片的 FA B 。,扩展：,级 联 输 入,集成数值比较器 74LS85 (TTL),两片 4 位数值比较器, 8 位数值比较器,低位比较结果,高位比较结果,FAB,FAB,B7 A7 B6 A6 B5 A5 B4 A4,B3 A3 B2 A2 B1 A1 B0 A0,比较输出,CMOS 芯片设置 A B 只是为了电路对称，不起判断作用,B7 A7 B6 A6 B5 A5 B4 A4,FAB,B3 A3 B2 A2 B1 A1 B0 A0,FAB,集成数值比较器 CC15485(CMOS),扩展：,两片4 位 8 位,低位比较结果,高位比较结果,
