1、电子工程师必备手册(三) - EMI/EMC 设计秘籍上网时间:2007 年 10 月 24 日PDF 摘要： 目 录 一、EMC 工程师必须具备的八大技能 二、EMC 常用元件 三、EMI/EMC 设计经典 85 问 四、EMC 专用名词大全 五、产品内部的 EMC 设计技巧 六、电磁干扰的屏蔽方法 七、电磁兼容(EMC)设计如何融入产品研发流程 一、EMC 工程师必须具备的八大技能 EMC 工程师需要具备那些技能？从企业产品需要进行设计、整改认证的过程看，EMC 工程师必须具备以下八大技能： 1、EMC 的基本测试项目以及测试过程掌握； 2、产品对应 EMC 的标准掌握； 3、产品的 EM
2、C 整改定位思路掌握； 4、产品的各种认证流程掌握； 5、产品的硬件硬件知识，对电路（主控、接口）了解； 6、EMC 设计整改元器件（电容、磁珠、滤波器、电感、瞬态抑制器件等）使用掌握； 7、产品结构屏蔽设计技能掌握； 8、对 EMC 设计如何介入产品各个研发阶段流程掌握。 二、EMC 常用元件介绍 共模电感 由于 EMC 所面临解决问题大多是共模干扰，因此共模电感也是我们常用的有力元件之一！这里就给大家简单介绍一下共模电感的原理以及使用情况。 共模电感是一个以铁氧体为磁芯的共模干扰抑制器件，它由两个尺寸相同，匝数相同的线圈对称地绕制在同一个铁氧体环形磁芯上，形成一个四端器件，要对于共模信号呈
3、现出大电感具有抑制作用，而对于差模信号呈现出很小的漏电感几乎不起作用。原理是流过共模电流时磁环中的磁通相互叠加，从而具有相当大的电感量，对共模电流起到抑制作用，而当两线圈流过差模电流时，磁环中的磁通相互抵消，几乎没有电感量，所以差模电流可以无衰减地通过。因此共模电感在平衡线路中能有效地抑制共模干扰信号，而对线路正常传输的差模信号无影响。 共模电感在制作时应满足以下要求： 1）绕制在线圈磁芯上的导线要相互绝缘，以保证在瞬时过电压作用下线圈的匝间不发生击穿短路。 2）当线圈流过瞬时大电流时，磁芯不要出现饱和。 3）线圈中的磁芯应与线圈绝缘，以防止在瞬时过电压作用下两者之间发生击穿。 4）线圈应尽可
4、能绕制单层，这样做可减小线圈的寄生电容，增强线圈对瞬时过电压的而授能力。 通常情况下，同时注意选择所需滤波的频段，共模阻抗越大越好，因此我们在选择共模电感时需要看器件资料，主要根据阻抗频率曲线选择。另外选择时注意考虑差模阻抗对信号的影响，主要关注差模阻抗，特别注意高速端口。 磁珠 在产品数字电路 EMC 设计过程中，我们常常会使用到磁珠，那么磁珠滤波地原理以及如何使用呢？ 铁氧体材料是铁镁合金或铁镍合金，这种材料具有很高的导磁率，他可以是电感的线圈绕组之间在高频高阻的情况下产生的电容最小。铁氧体材料通常在高频情况下应用，因为在低频时他们主要程电感特性，使得线上的损耗很小。在高频情况下，他们主要
5、呈电抗特性比并且随频率改变。实际应用中，铁氧体材料是作为射频电路的高频衰减器使用的。实际上，铁氧体较好的等效于电阻以及电感的并联，低频下电阻被电感短路，高频下电感阻抗变得相当高，以至于电流全部通过电阻。铁氧体是一个消耗装置，高频能量在上面转化为热能，这是由他的电阻特性决定的。 铁氧体磁珠与普通的电感相比具有更好的高频滤波特性。铁氧体在高频时呈现电阻性，相当于品质因数很低的电感器，所以能在相当宽的频率范围内保持较高的阻抗，从而提高高频滤波效能。在低频段，阻抗由电感的感抗构成，低频时 R 很小，磁芯的磁导率较高，因此电感量较大，L 起主要作用，电磁干扰被反射而受到抑制；并且这时磁芯的损耗较小，整个
6、器件是一个低损耗、高 Q 特性的电感，这种电感容易造成谐振因此在低频段，有时可能出现使用铁氧体磁珠后干扰增强的现象。在高频段，阻抗由电阻成分构成，随着频率升高，磁芯的磁导率降低，导致电感的电感量减小，感抗成分减小。但是，这时磁芯的损耗增加，电阻成分增加，导致总的阻抗增加，当高频信号通过铁氧体时，电磁干扰被吸收并转换成热能的形式耗散掉。 铁氧体抑制元件广泛应用于印制电路板、电源线和数据线上。如在印制板的电源线入口端加上铁氧体抑制元件，就可以滤除高频干扰。铁氧体磁环或磁珠专用于抑制信号线、电源线上的高频干扰和尖峰干扰，它也具有吸收静电放电脉冲干扰的能力。 使用片式磁珠还是片式电感主要还在于实际应用
7、场合。在谐振电路中需要使用片式电感。而需要消除不需要的 EMI 噪声时，使用片式磁珠是最佳的选择。片式磁珠和片式电感的应用场合：片式电感：射频（RF）和无线通讯，信息技术设备，雷达检波器，汽车电子，蜂窝电话，寻呼机，音频设备，PDAs（个人数字助理），无线遥控系统以及低压供电模块等。片式磁珠：时钟发生电路，模拟电路和数字电路之间的滤波，I/O 输入/输出内部连接器（比如串口，并口，键盘，鼠标，长途电信，本地局域网），射频（RF）电路和易受干扰的逻辑设备之间，供电电路中滤除高频传导干扰，计算机，打印机，录像机（VCRS ），电视系统和手提电话中的 EMI 噪声抑止。 磁珠的单位是欧姆，因为磁珠的
8、单位是按照它在某一频率产生的阻抗来标称的，阻抗的单位也是欧姆。磁珠的 DATASHEET 上一般会提供频率和阻抗的特性曲线图，一般以 100MHz 为标准，比如是在 100MHz频率的时候磁珠的阻抗相当于 1000 欧姆。针对我们所要滤波的频段需要选取磁珠阻抗越大越好，通常情况下选取 600 欧姆阻抗以上的。 另外选择磁珠时需要注意磁珠的通流量，一般需要降额 80处理，用在电源电路时要考虑直流阻抗对压降影响。 滤波电容器 尽管从滤除高频噪声的角度看，电容的谐振是不希望的，但是电容的谐振并不是总是有害的。当要滤除的噪声频率确定时，可以通过调整电容的容量，使谐振点刚好落在骚扰频率上。 在实际工程中
9、，要滤除的电磁噪声频率往往高达数百 MHz，甚至超过 1GHz。对这样高频的电磁噪声必须使用穿心电容才能有效地滤除。普通电容之所以不能有效地滤除高频噪声，是因为两个原因，一个原因是电容引线电感造成电容谐振，对高频信号呈现较大的阻抗，削弱了对高频信号的旁路作用；另一个原因是导线之间的寄生电容使高频信号发生耦合，降低了滤波效果。 穿心电容之所以能有效地滤除高频噪声，是因为穿心电容不仅没有引线电感造成电容谐振频率过低的问题，而且穿心电容可以直接安装在金属面板上，利用金属面板起到高频隔离的作用。但是在使用穿心电容时，要注意的问题是安装问题。穿心电容最大的弱点是怕高温和温度冲击，这在将穿心电容往金属面板
10、上焊接时造成很大困难。许多电容在焊接过程中发生损坏。特别是当需要将大量的穿心电容安装在面板上时，只要有一个损坏，就很难修复，因为在将损坏的电容拆下时，会造成邻近其它电容的损坏。 随着电子设备复杂程度的提高，设备内部强弱电混合安装、数字逻辑电路混合安装的情况越来越多，电路模块之间的相互骚扰成为严重的问题。解决这种电路模块相互骚扰的方法之一是用金属隔离舱将不同性质的电路隔离开。但是所有穿过隔离舱的导线要通过穿心电容，否则会造成隔离失效。当不同电路模块之间有大量的联线时，在隔离舱上安装大量的穿心电容是十分困难的事情。为了解决这个问题，国外许多厂商开发了“滤波阵列板”，这是用特殊工艺事先将穿心电容焊接
11、在一块金属板构成的器件，使用滤波阵列板能够轻而易举地解决大量导线穿过金属面板的问题。但是这种滤波阵列板的价格往往较高，每针的价格约30 元。 三、EMI/EMC 设计经典 85 问 1、为什么要对产品做电磁兼容设计？ 答：满足产品功能要求、减少调试时间，使产品满足电磁兼容标准的要求，使产品不会对系统中的其它设备产生电磁干扰。 2、对产品做电磁兼容设计可以从哪几个方面进行？ 答：电路设计（包括器件选择）、软件设计、线路板设计、屏蔽结构、信号线/电源线滤波、电路的接地方式设计。 3、在电磁兼容领域，为什么总是用分贝（dB）的单位描述？ 答：因为要描述的幅度和频率范围都很宽，在图形上用对数坐标更容易
12、表示，而 dB 就是用对数表示时的单位。 4、关于 EMC，我了解的不多，但是现在电路设计中数据传输的速率越来越快，我在制做 PCB 板的时候，也遇到了一些 PCB 的 EMC 问题，但是觉得太潜。我想好好在这方面学习学习，并不是随大流，大家学什么我就学什么，是自己真的觉得 EMC 在今后的电路设计中的重要性越来越大，就像我在前面说的，自己了解不深，不知道怎么入手，想问问，要在 EMC 方面做的比较出色，需要有哪些基础知识，应该学习哪些基础课程。如何学习才是一条比较好的道路，我知道任何一门学问学好都不容易，也不曾想过短期内把他搞通，只是希望给点建议，尽量少走一些弯路。 答：关于 EMC 需要首
13、先了解一下 EMC 方面的标准，如 EN55022(GB9254)，EN55024，以及简单测试原理，另外需要了解 EMI 元器件的使用，如电容，磁珠，差模电感，共模电感等，在 PCB 层面需要了解PCB 的布局、层叠结构、高速布线对 EMC 的影响以及一些规则。还有一点就是对出现 EMC 问题需要掌握一些分析与解决思路。这些今后是作为一个硬件人员必须掌握的基本知识！ 5、我是一个刚涉足 PCB 设计的新手，我想向您请教一下，要想做好 PCB 设计我应该多多掌握哪方面的知识? 另外，在 PCB 设计中遇到的关于安规方面的知识一般在哪里能找到?盼望您的指点，不胜感激! 答：对于 PCB 设计应该
14、掌握： 1、熟悉与掌握相关 PCB 设计软件，如 POWERPCB/CANDENCE 等； 2、了解熟悉所设计产品的具体架构，同时熟悉原理图电路知识，包含数字与模拟知识； 3、掌握 PCB 加工流程、工艺、可维护加工要求； 4、掌握 PCB 板高速信号完整性、电磁兼容(emi 与 ems）、SI、PI 仿真设计等相关的知识； 5、 如果相关工作涉及射频，还需掌握射频知识； 6、对于 PCB 设计地的按规知识主要看 GB4943 或 UL60950，一般的绝缘间距要求通过查表可以得到！ 6、电磁兼容设计基本原则 答：电子线路设计准则电子线路设计者往往只考虑产品的功能，而没有将功能和电磁兼容性综合
15、考虑，因此产品在完成其功能的同时，也产生了大量的功能性骚扰及其它骚扰。而且，不能满足敏感度要求。电子线路的电磁兼容性设计应从以下几方面考虑： 元件选择在大多数情况下，电路的基本元件满足电磁特性的程度将决定着功能单元和最后的设备满足电磁兼容性的程度。选择合适的电磁元件的主要准则包括带外特性和电路装配技术。因为是否能实现电磁兼容性往往是由远离基频的元件响应特性来决定的。而在许多情况下，电路装配又决定着带外响应（例如引线长度）和不同电路元件之间互相耦合的程度。具体规则是： 在高频时，和引线型电容器相比，应优先进用引线电感小的穿心电容器或支座电容器来滤波。 在必须使用引线式电容时，应考虑引线电感对滤波
16、效率的影响。 铝电解电容器可能发生几微秒的暂时性介质击穿，因而在纹波很大或有瞬变电压的电路里，应该使用固体电容器。 使用寄生电感和电容量小的电阻器。片状电阻器可用于超高频段。 大电感寄生电容大，为了提高低频部分的插损，不要使用单节滤波器，而应该使用若干小电感组成的多节滤波器。 使用磁芯电感要注意饱和特性，特别要注意高电平脉冲会降低磁芯电感的电感量和在滤波器电路中的插损。 尽量使用屏蔽的继电器并使屏蔽壳体接地。 选用有效地屏蔽、隔离的输入变压器。 用于敏感电路的电源变压器应该有静电屏蔽，屏蔽壳体和变压器壳体都应接地。 设备内部的互连信号线必须使用屏蔽线，以防它们之间的骚扰耦合。 为使每个屏蔽体都
17、与各自的插针相连，应选用插针足够多的插头座。 7、方波脉冲驱动电感传感器的问题 答：1 、信号测试过程中，尽量在屏蔽环境下进行，如果不便的话，至少要屏蔽传感器和前级。 2、测试过程中尽量使用差分探头，或至少要尽可能减短探头的接地线长度。这样能减少测试误差。 3、你的电路实际工作频率并不太高，可以通过布线减少振铃。为了噪声特性更好，应当考虑共模信号的抑制问题，必要时插入共扼电抗器，同时注意整个工作环境中的开关电源噪声，以及避免电源耦合。 4、如果传感器允许，可以使用电流放大模式，这有利于提高速度，降低噪声。模拟开关尽量放到前置放大器之后，尽管多了一路前放，但性能提高不少，而且降低调试难度。 5、
18、如果十分介意波形，考虑额外的频率补偿。如果仅仅是数字检测，则应当降低工作频率。总而言之，能低频则低频，能隔直则隔直。 6、注意 AD 转换前的抗混叠滤波，以及软件滤波，提高数据稳定性。 8、GPS 电磁干扰现象表现：尤其是 GPS 应用在 PMP 这种产品，功能是 MP4、MP3、FM 调频+GPS导航功能的手持车载两用的 GPS 终端产品，一定得有一个内置 GPS Antenna，这样 GPS Antenna 与GPS 终端产品上的 MCU、SDROM、晶振等元器件很容易产生 EMI/EMC 电磁干扰，致使 GPS Antenna的收星能力下降很多，几乎没办法正常定位。采取什么样的办法可以解
19、决这样的 EMI/EMC 电磁干扰？ 答：可以在上面加上 ESD Filter，既有防静电又能抗电磁干扰。我们的手机客户带 GPS 功能的就用的这个方法。做这些的厂家有泰克（瑞侃），佳邦，韩国 ICT 等等很多。 9、板子上几乎所有的重要信号线都设计成差分线对，目的在增强信号抗干扰能力.那俺一直有很多困惑的地方: 1.是否差分信号只定义在仿真信号或数字信号或都有定义? 2.在实际的线路图中差分线对上的网罗如滤波器，应如何分析其频率响应，是否还是与分析一般的二端口网罗的方法一样? 3.差分线对上承载的差分信号如何转换成一般的信号? 差分线对上的信号波形是怎样的，相互之间的关系如何? 答：1 ，差
20、分信号只是使用两根信号线传输一路信号，依靠信号间电压差进行判决的电路，既可以是模拟信号，也可以是数字信号。实际的信号都是模拟信号，数字信号只是模拟信号用门限电平量化后的取样结果。因此差分信号对于数字和模拟信号都可以定义。 2，差分信号的频率响应，这个问题好。实际差分端口是一个四端口网络，它存在差模和共模两种分析方式。如下图所示。在分析频率相应的时候，要分别添加同极性的共模扫频源和互为反极性的差模扫频源。而相应端需要相应设置共模电压测试点 Vcm（V1V2 ）/2， 和差模电压测试点 Vdm=V1-V2。网络上有很多关于差分信号阻抗计算和原理的文章，可以详细了解一下。 3，差分信号通常进入差分驱
21、动电路，放大后得到差分信号。最简单的就是差分共射镜像放大器电路了，这个在一般的模拟电路教材都有介绍。下图是某差分放大器件的 spice 电路图和输出信号波形，一般需要他们完全反相，有足够的电压差大于差模电压门限。当然信号不可避免有共模成分，所以差分放大器一个很重要的指标就是共模抑制比 Kcmr=Adm/Acm。 10、我为单位的直流磁钢电机设计了一块调速电路，电源端以用 0.33uf+夏普电视机电感+0.33uf 后不理想，后用 4 只电感串在 PCB 板电源端，但在 3050MHz 之间超了 12db，该如何处理？ 答：通常来讲，LC 或 PI 型滤波电路比单一的电容滤波或电感滤波效果要好。
22、您所谓的电源端以用0.33uf+夏普电视机电感+0.33uf 后不理想不知道是什么意思？是辐射超标吗？在什么频段？我猜测直流磁钢电机供电回路中，反馈噪声幅度大，频率较低，需要感值大一点的电感滤波，同时采用多级电容滤波，效果会好一些。 11、最近正想搞个 0-150M，增益不小于 80 DB 的宽带放大器，!请问在 EMC 方面应该注意什么问题呢? 答 1：宽带放大器设计时特别要注意低噪声问题，比如要电源供给必须足够稳定等。 答 2：1. 注意输入和数出的阻抗匹配问题，比如共基输入射随输出等 2. 各级的退偶问题，包括高频和低频纹波等 3. 深度负反馈，以及防止自激振荡和环回自激等 4. 带通滤
23、波气的设计问题 答 3：实在不好回答，看不到实际的设计，一切建议还是老生常谈：注意 EMC 的三要素，注意传导和辐射路径，注意电源分配和地弹噪声。150MHz 是模拟信号带宽，数字信号的上升沿多快呢？如果转折频率也在 150MHz 以下，个人认为，传导耦合，电源平面辐射将是主要考虑的因素，先做好电源的分配，分割和去耦电路吧。80dB，增益够高的，做好前极小信号及其参考电源和地的隔离保护，尽量降低这个部分的电源阻抗。 12、求教小功率直流永磁电机设计中 EMC 的方法和事项。生产了一款 90W 的直流永磁电机(110120V，转速 2000/分钟)EMC 一直超标，生产后先把 16 槽改 24
24、槽，有做了轴绝缘，未能达标!现在又要设计生产 125W 的电机，如何处理？ 答：直流永磁电机设计中 EMC 问题，主要由于电机转动中产生反电动势和换相时引起的打火。具体分析，可以使用 RMxpert 来设计优化电机参数，Maxwell2D 来仿真 EMI 实际辐射。 13、是否可用阻抗边界（Impedance）方式设定？或者用类似的分层阻抗 RLC 阻抗？又或者使用designer 设计电路和 hfss 协同作业？ 答：集中电阻可以用 RLC 边界实现；如果是薄膜电阻，可以用面阻抗或阻抗编辑实现。 14、我现在在对外壳有一圈金属装饰件的机器做静电测试，测试中遇到：接触放电 4k 时 32k 晶
25、振没问题，空气放电 8k 停振的问题，如何处理？ 答：有金属的话，空气放电和接触放电效果差不多，建议你在金属支架上喷绝缘漆试试。 15、我们现在测量 PCB 电磁辐射很麻烦，采用的是频谱仪加自制的近场探头，先不说精度的问题，光是遇到大电压的点都很头疼，生怕频谱仪受损。不知能否通过仿真的方法解决。 答：首先，EMI 的测试包括近场探头和远场的辐射测试，任何仿真工具都不可能替代实际的测试；其次，Ansoft 的 PCB 单板噪声和辐射仿真工具 SIwave 和任意三维结构的高频结构仿真器 HFSS 分别可以仿真单板和系统的近场和远场辐射，以及在有限屏蔽环境下的 EMI 辐射。 仿真的有效性，取决于
26、你对自己设计的 EMI 问题的考虑以及相应的软件设置。例如：单板上差模还是共模辐射，电流源还是电压源辐射等等。就我们的一些实践和经验，绝大多数的 EMI 问题都可以通过仿真分析解决，而且与实际测试比较，效果非常好。 16、听说 Ansoft 的 EMC 工具一般仿真 1GHz 以上频率的，我们板上频率最高的时钟线是主芯片到SDRAM 的只有 133MHz，其余大部分的频率都是 KHz 级别的。我们主要用 Hyperlynx 做的 SI/PI 设计，操作比较简单，但是现在整板的 EMC 依旧超标，影响画面质量。另外，你们的工具和 Mentor PADS 有接口吗？ 答：Ansoft 的工具可以仿
27、真从直流到几十 GHz 以上频率的信号，只是相对其它工具而言，1GHz 以上的有损传输线模型更加精确。据我所知，HyperLynx 主要是做 SI 和 crosstalk 的仿真，以及一点单根信号线的 EMI 辐射分析，目前还没有 PI 分析的功能。影响单板的 EMC 的原因很多，解决信号完整性和串扰只是解决 EMC 的其中一方面，电源平面的噪声，去耦策略，屏蔽方式，电流分布路径等都会影响到 EMC指标。这些都可以再 ansoft 的 SIwave 工具中，通过仿真进行考察。补充说明，ansoft 的工具与 Mentor PADS 有接口。 17、请说明一下什么时候用分割底层来减少干扰，什么时
28、候用地层分区来减少干扰。 答：分割底层，我还没听说过，什么意思？是否能举个例子。 地层分割，主要是为了提高干扰源和被干扰体之间的隔离度，如数模之间的隔离。当然分割也会带来诸如跨分割等信号完整性问题，利用 ansoft的 SIwave 可以方便的检查任意点之间的隔离度。当然提高隔离度，还有其它办法，分层、去耦、单点连接、都是办法，具体应用的效果可以用软件仿真。 18、电容跨接两个不同的电源铜箔分区用作高频信号的回流路径，众所周知电容隔直流通交流，频率越高电流越流畅，我的疑惑是现今接入 PCB 中的电平大都是经过虑除交流的，那么如前所述电容通过的是什么呢?“交流的信号“吗? 答 1：这个问题很有点
29、玄妙，没见过很服人的解释。对于交流，理想的是，电源和地“短路” ，然而实际上其间的阻抗不可能真的是 0 。你说的电容，容量不能太大，以体现出“低频一点接地，搞频多点接地” 这一原则。这大概就是该电容的存在价值。经常遇到这样的情况：2 个各自带有电源的部件连接后，产生 了莫名其妙的干扰，用个瓷片电容跨在 2 个电源间，干扰就没了。 答 2：该电容是用来做稳压和 EMI 用的，通过的是交流信号。“现今接入 PCB 中的电平大都是经过虑除交流的”的确如此，不过别忘了，数字电路本身就会产生交流信号而对电源造成干扰，当大量的开关管同时作用时，对电源造成的波动是非常大的。不过在实际中，这种电容主要是起到辅
30、助的作用，用来提高系统的性能，其它地方设计的好的话，完全可以不要。 答 3：交流即是变化的。对于所谓的直流电平，比如电源来说，由于布线存在阻抗，当他的负载发生变化，对电源的需求就会变化，或大或小。这种情况下，“串联” 的布线阻抗就会产生或大或小的压降。于是，直流电源上就有了交流的信号。这个信号的频率与负责变化的频率有关。电容的作用在于，就近存储一定的电荷能量，让这种变化所需要的能量可以直接从电容处获得。近似地，电容（这时可以看成电源啦）和负载之间好像就有了一条交流回路。电容起到交流回路的作用，大致就是这样的吧 19、公司新做了一款手机，在做 3C 认证时有一项辐射指标没过，频率为 50-60M
31、，超过了 5dB，应该是充电器引起的，就加了几个电容，其它的没有，电容有 1uF，100uF 的。请问有没有什么好的解决方案（不改充电器只更改手机电路）。在手机板的充电器的输入端加电容能解决吗？ 答 1：电容大的加大，小的改小，串个 BIT，不过是电池导致的可能性不是很大。 答 2：你将变频电感的外壳进行对地短接和屏蔽试试。 20、PCB 设计如何避免高频干扰？ 答：避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰，也就是所谓的串扰(Crosstalk)。可用拉大高速信号和模拟信号之间的距离，或加 ground guard/shunt traces 在模拟信号旁边。还要注意数字地对模拟地的
32、噪声干扰。 21、PCB 设计中如何解决高速布线与 EMI 的冲突？ 答：因 EMI 所加的电阻电容或 ferrite bead， 不能造成信号的一些电气特性不符合规范。 所以， 最好先用安排走线和 PCB 叠层的技巧来解决或减少 EMI 的问题， 如高速信号走内层。 最后才用电阻电容或ferrite bead 的方式， 以降低对信号的伤害。 22、若干 PCB 组成系统，各板之间的地线应如何连接？ 答：各个 PCB 板子相互连接之间的信号或电源在动作时，例如 A 板子有电源或信号送到 B 板子，一定会有等量的电流从地层流回到 A 板子 (此为 Kirchoff current law)。这地
33、层上的电流会找阻抗最小的地方流回去。所以，在各个不管是电源或信号相互连接的接口处，分配给地层的管脚数不能太少，以降低阻抗，这样可以降低地层上的噪声。另外，也可以分析整个电流环路，尤其是电流较大的部分，调整地层或地线的接法，来控制电流的走法(例如，在某处制造低阻抗，让大部分的电流从这个地方走) ，降低对其它较敏感信号的影响。 23、PCB 设计中差分信号线中间可否加地线？ 答：差分信号中间一般是不能加地线。因为差分信号的应用原理最重要的一点便是利用差分信号间相互耦合(coupling)所带来的好处，如 flux cancellation，抗噪声(noise immunity)能力等。若在中间加地
34、线，便会破坏耦合效应。 34、适当选择 PCB 与外壳接地的点的原则是什么？ 答：选择 PCB 与外壳接地点选择的原则是利用 chassis ground 提供低阻抗的路径给回流电流(returning current)及控制此回流电流的路径。例如，通常在高频器件或时钟产生器附近可以借固定用的螺丝将 PCB的地层与 chassis ground 做连接，以尽量缩小整个电流回路面积，也就减少电磁辐射。 25、在电路板尺寸固定的情况下，如果设计中需要容纳更多的功能，就往往需要提高 PCB 的走线密度，但是这样有可能导致走线的相互干扰增强，同时走线过细也使阻抗无法降低，请介绍在高速（100MHz）高
35、密度 PCB 设计中的技巧？ 答：在设计高速高密度 PCB 时，串扰(crosstalk interference)确实是要特别注意的，因为它对时序(timing)与信号完整性(signal integrity)有很大的影响。以下提供几个注意的地方： 1.控制走线特性阻抗的连续与匹配。 2.走线间距的大小。一般常看到的间距为两倍线宽。可以透过仿真来知道走线间距对时序及信号完整性的影响，找出可容忍的最小间距。不同芯片信号的结果可能不同。 3.选择适当的端接方式。 4.避免上下相邻两层的走线方向相同，甚至有走线正好上下重迭在一起，因为这种串扰比同层相邻走线的情形还大。 5.利用盲埋孔(blind/
36、buried via)来增加走线面积。但是 PCB 板的制作成本会增加。 在实际执行时确实很难达到完全平行与等长，不过还是要尽量做到。 除此以外，可以预留差分端接和共模端接，以缓和对时序与信号完整性的影响。 26、PCB 设计中模拟电源处的滤波经常是用 LC 电路。但是为什么有时 LC 比 RC 滤波效果差？ 答： LC 与 RC 滤波效果的比较必须考虑所要滤掉的频带与电感值的选择是否恰当。 因为电感的感抗(reactance)大小与电感值和频率有关。如果电源的噪声频率较低，而电感值又不够大，这时滤波效果可能不如 RC。但是，使用 RC 滤波要付出的代价是电阻本身会耗能，效率较差，且要注意所选
37、电阻能承受的功率。 27、PCB 设计中滤波时选用电感，电容值的方法是什么？ 答：电感值的选用除了考虑所想滤掉的噪声频率外，还要考虑瞬时电流的反应能力。如果 LC 的输出端会有机会需要瞬间输出大电流，则电感值太大会阻碍此大电流流经此电感的速度，增加纹波噪声(ripple noise)。 电容值则和所能容忍的纹波噪声规范值的大小有关。纹波噪声值要求越小，电容值会较大。而电容的 ESR/ESL 也会有影响。 另外，如果这 LC 是放在开关式电源(switching regulation power)的输出端时，还要注意此 LC 所产生的极点零点(pole/zero) 对负反馈控制(negative
38、 feedback control)回路稳定度的影响。 28、EMI 的问题和信号完整性的问题，是相互关联的，如何在定义标准的过程中，平衡两者? 答：信号完整性和 EMC 还处于草案中不便于公开，至信号完整性和 EMI 两者如何平衡，这不是测试规范的事，如果要达到二者平衡，最好是降低通信速度，但大家都不认可。 29、PCB 设计中如何尽可能的达到 EMC 要求，又不致造成太大的成本压力？ 答： PCB 板上会因 EMC 而增加的成本通常是因增加地层数目以增强屏蔽效应及增加了 ferrite bead、choke 等抑制高频谐波器件的缘故。除此之外，通常还是需搭配其它机构上的屏蔽结构才能使整个系
39、统通过 EMC 的要求。以下仅就 PCB 板的设计技巧提供几个降低电路产生的电磁辐射效应。 1、尽可能选用信号斜率(slew rate)较慢的器件，以降低信号所产生的高频成分。 2、注意高频器件摆放的位置，不要太靠近对外的连接器。 3、注意高速信号的阻抗匹配，走线层及其回流电流路径(return current path)， 以减少高频的反射与辐射。4、在各器件的电源管脚放置足够与适当的去耦合电容以缓和电源层和地层上的噪声。特别注意电容的频率响应与温度的特性是否符合设计所需。 5、对外的连接器附近的地可与地层做适当分割，并将连接器的地就近接到 chassis ground。 6、可适当运用 g
40、round guard/shunt traces 在一些特别高速的信号旁。但要注意 guard/shunt traces 对走线特性阻抗的影响。 7、电源层比地层内缩 20H，H 为电源层与地层之间的距离。 30、PCB 设计中当一块 PCB 板中有多个数/模功能块时，常规做法是要将数/模地分开，原因何在？ 答：将数/模地分开的原因是因为数字电路在高低电位切换时会在电源和地产生噪声，噪声的大小跟信号的速度及电流大小有关。如果地平面上不分割且由数字区域电路所产生的噪声较大而模拟区域的电路又非常接近，则即使数模信号不交叉， 模拟的信号依然会被地噪声干扰。也就是说数模地不分割的方式只能在模拟电路区域
41、距产生大噪声的数字电路区域较远时使用。 31、在高速 PCB 设计时，设计者应该从那些方面去考虑 EMC、EMI 的规则呢？ 答：一般 EMI/EMC 设计时需要同时考虑辐射(radiated)与传导(conducted)两个方面. 前者归属于频率较高的部分(30MHz)后者则是较低频的部分(30MHz). 所以不能只注意高频而忽略低频的部分.一个好的EMI/EMC 设计必须一开始布局时就要考虑到器件的位置， PCB 迭层的安排， 重要联机的走法， 器件的选择等， 如果这些没有事前有较佳的安排， 事后解决则会事倍功半， 增加成本. 例如时钟产生器的位置尽量不要靠近对外的连接器， 高速信号尽量走
42、内层并注意特性阻抗匹配与参考层的连续以减少反射，器件所推的信号之斜率(slew rate)尽量小以减低高频成分， 选择去耦合 (decoupling/bypass)电容时注意其频 率响应是否符合需求以降低电源层噪声. 另外， 注意高频信号电流之回流路径使其回路面积尽量小(也就是回路阻抗 loop impedance 尽量小) 以减少辐射. 还可以用分割地层的方式以控制高频噪声的范围. 最后，适当的选择 PCB 与外壳的接地点(chassis ground)。 32、PCB 设计时，怎样通过安排迭层来减少 EMI 问题？ 答：首先，EMI 要从系统考虑，单凭 PCB 无法解决问题。层叠对 EMI
43、 来讲，我认为主要是提供信号最短回流路径，减小耦合面积，抑制差模干扰。另外地层与电源层紧耦合，适当比电源层外延，对抑制共模干扰有好处。 33、PCB 设计时，为何要铺铜？ 答：一般铺铜有几个方面原因： ，EMC.对于大面积的地或电源铺铜，会起到屏蔽作用，有些特殊地，如 PGND 起到防护作用。 ，PCB 工艺要求。一般为了保证电镀效果，或者层压不变形，对于布线较少的 PCB 板层铺铜。 ，信号完整性要求，给高频数字信号一个完整的回流路径，并减少直流网络的布线。 当然还有散热，特殊器件安装要求铺铜等等原因。 34、安规问题：FCC、EMC 的具体含义是什么？ 答： FCC: federal co
44、mmunication commission 美国通信委员会；EMC: electro megnetic compatibility 电磁兼容。FCC 是个标准组织， EMC 是一个标准。标准颁布都有相应的原因，标准和测试方法。 35、在做 pcb 板的时候，为了减小干扰，地线是否应该构成闭和形式？ 答：在做 PCB 板的时候，一般来讲都要减小回路面积，以便减少干扰，布地线的时候，也不 应布成闭合形式，而是布成树枝状较好，还有就是要尽可能增大地的面积。 36、PCB 设计中，如何避免串扰？ 答：变化的信号（例如阶跃信号）沿传输线由 A 到 B 传播，传输线 C-D 上会产生耦合信号，变化的信号
45、一旦结束也就是信号恢复到稳定的直流电平时，耦合信号也就不存在了，因此串扰仅发生在信号跳变的过程当中，并且信号沿的变化（转换率）越快，产生的串扰也就越大。空间中耦合的电磁场可以提取为无数耦合电容和耦合电感的集合，其中由耦合电容产生的串扰信号在受害网络上可以分成前向串扰和反向串扰Sc，这个两个信号极性相同；由耦合电感产生的串扰信号也分成前向串扰和反向串扰 SL，这两个信号极性相反。 耦合电感电容产生的前向串扰和反向串扰同时存在，并且大小几乎相等，这样，在受害网络上的前向串扰信号由于极性相反，相互抵消，反向串扰极性相同，叠加增强。串扰分析的模式通常包括默认模式，三态模式和最坏情况模式分析。默认模式类
46、似我们实际对串扰测试的方式，即侵害网络驱动器由翻转信号驱动，受害网络驱动器保持初始状态（高电平或低电平），然后计算串扰值。这种方式对于单向信号的串扰分析比较有效。三态模式是指侵害网络驱动器由翻转信号驱动，受害的网络的三态终端置为高阻状态，来检测串扰大小。这种方式对双向或复杂拓朴网络比较有效。最坏情况分析是指将受害网络的驱动器保持初始状态，仿真器计算所有默认侵害网络对每一个受害网络的串扰的总和。这种方式一般只对个别关键网络进行分析，因为要计算的组合太多，仿真速度比较慢。 37、在 EMC 测试中发现时钟信号的谐波超标十分严重，只是在电源引脚上连接去耦电容。在 PCB 设计中需要注意哪些方面以抑止
47、电磁辐射呢？ 答： EMC 的三要素为辐射源，传播途径和受害体。传播途径分为空间辐射传播和电缆传导。所以要抑制谐波，首先看看它传播的途径。电源去耦是解决传导方式传播，此外，必要的匹配和屏蔽也是需要的。 38、在 PCB 设计中，通常将地线又分为保护地和信号地；电源地又分为数字地和模拟地，为什么要对地线进行划分？ 答：划分地的目的主要是出于 EMC 的考虑，担心数字部分电源和地上的噪声会对其它信号，特别是模拟信号通过传导途径有干扰。至于信号的和保护地的划分，是因为 EMC 中 ESD 静放电的考虑，类似于我们生活中避雷针接地的作用。无论怎样分，最终的大地只有一个。只是噪声泻放途径不同而已。 39
48、、PCB 设计中，在布时钟时，有必要两边加地线屏蔽吗？ 答：是否加屏蔽地线要根据板上的串扰/EMI 情况来决定，而且如对屏蔽地线的处理不好，有可能反而会使情况更糟。 40、近端串扰和远端串扰与信号的频率和信号的上升时间是否有关系？是否会随着它们变化而变化？如果有关系，能否有公式说明它们之间的关系？ 答：应该说侵害网络对受害网络造成的串扰与信号变化沿有关，变化越快，引起的串扰越大，（V=L*di/dt）。串扰对受害网络上数字信号的判决影响则与信号频率有关，频率越快，影响越大。 41、在设计 PCB 板时，有如下两个叠层方案： 叠层 1 信号 地 信号 电源1.5V 信号 电源2.5V 信号 电源
49、1.25V 电源1.2V 信号 电源3.3V 信号 电源1.8V 信号 地 信号 叠层 2 信号 地 信号 电源1.5V 信号 地 信号 电源1.25V +1.8V 电源2.5V +1.2V 信号 地 信号 电源3.3V 信号 地 信号 哪一种叠层顺序比较优选？对于叠层 2，中间的两个分割电源层是否会对相邻的信号层产生影响？这两个信号层已经有地平面给信号作为回流路径。 答：应该说两种层叠各有好处。第一种保证了平面层的完整，第二种增加了地层数目，有效降低了电源平面的阻抗，对抑制系统 EMI 有好处。 理论上讲，电源平面和地平面对于交流信号是等效的。但实际上，地平面具有比电源平面更好的交流阻抗，信号优选地平面作为回流平面。但是由于层叠厚度因素的影响，例 如信号和电源层间介质厚度小于与地之间的介质厚度，第二种层叠中跨分割的信号同样在电源分隔处存在信号回流不完整的问题。 42、在使用 protel 99se 软件设计 PCB 时，处理器的是 89C51，晶振 12MHZ 系统中还有一个 40KHZ 的超声波信号和 800hz 的音频信号，此时如何设计 PCB 才能提供高抗干扰能力?对于 89C51 等单片机而言，多大的信号的时候能够影响 89C51 的正常工作?除
