1、2019/1/16,第九讲 中规模集成器件的组合逻辑电路设计,一、中规模集成器件实现组合逻辑函数 二、用数据选择器实现逻辑函数1、地址输入端数量M等于逻函输入变量数N2、地址输入端数量M少于逻函输入变量数N3、地址输入端数量M多于逻函输入变量数N 三、用译码器实现逻辑函数 四、用全加器实现两个1位8421BCD码十进制加法,主要内容：,结束 放映,一、中规模集成器件实现组合逻辑函数,基本原理,每一种中规模集成器件都具有某种确定的逻辑功能，都可以写出其输出和输入关系的逻辑函数表达式。例如数据选择器：,设计时，可以将要实现的逻辑函数表达式进行变换尽可能变换成某种中规模集成器件的逻辑函数表达式的形式
2、。,设计方法,设计原则,使用数据选择器实现单输出函数方便,设计时候存在的几种情况,使用译码器和附加逻辑门实现多输出函数比较方便,对于一些具有某些特点的逻辑函数，如逻辑函数输出为输入信号相加，则采用全加器实现较为方便。,当中规模器件的信号输入端数M等于逻辑函数输入变量数N时,当中规模器件的信号输入端数M多于逻辑函数输入变量数N时,当中规模器件的信号输入端数M少于逻辑函数输入变量数N时,二、用数据选择器实现逻辑函数,数据选择器的主要特点：,（1）输出端Y具有标准与或表达式的形式。即：,（2）提供了地址变量的全部最小项。,（3）一般情况下，Di可以当作一个变量处理。,因为任何组合逻辑函数总可以用最小
3、项之和的标准形式构成。所以，利用数据选择器的输入Di来选择地址变量组成的最小项mi，可以实现任何所需的组合逻辑函数。,1、地址输入端数M量等于逻函输入变量数N,确定数据选择器,确定地址变量,2,1,n个地址变量的数据选择器，不需要增加门电路，最多可实现n个变量的函数。,3个变量，选用8选1数据选择器。,A2=A、A1=B、A0=C,逻辑函数,1,选用74LS151（8选1）,2,74LS151有三个地址变量。,逻辑函数变换求Di,3,根据8选1数据选择其的真值表可得，其逻辑函数表达式为：,逻辑函数可以变换为：,画连线图,4,4,2、地址输入端数M量多于逻函输入变量数N,确定数据选择器,确定地址
4、变量,2,1,MN,只要将高位地址端以及相应得数据输入端接地即可实现。,2个变量，选用8选1数据选择器。,A2=0、A1=A、A0=B,逻辑函数,1,选用74LS151（8选1）,2,74LS151有三个地址变量。,逻辑函数变换求Di,3,根据8选1数据选择其的真值表可得，其逻辑函数表达式为：,逻辑函数可以变换为：,画连线图,4,4,3、地址输入端数M量少于逻函输入变量数N,由于M个地址端得数据选择器一共有2M个数据输入端，而N变量一共有2N个最小项，所以只有M个地址输入端得数据选择器来实现N变量得函数必须考虑扩展。,（1）扩展法：通过增加中规模集成器件的数量，将2M选1的数据选择器扩展成2N
5、选1；,（2）降维图法：将N变量的函数，采用降维的方法，转换成M变量的函数，使得2N个最小项组成的逻辑函数转换维2N-M个子函数组成的逻辑函数，而每个子函数又由2M个最小项组成，从而可以用2M选1的数据选择器实现具有2N个最小项的逻辑函数。,基本方法,扩展法,确定数据选择器,2,1,3个变量，选用4选1数据选择器。,逻辑函数,1,选用74LS153,2,74LS153有两个地址变量。,扩展法通过增加中规模集成器件的数量，从而可以用2M选1的数据选择器实现具有2N个最小项的逻辑函数。,确定地址变量,A1=B、A0=C,2,2,74LS153有两个地址变量。,通过观察该逻辑函数的真值可以知道，当A
6、=0时，BC由00-11，选通D0-D3；当A=1时，BC亦由00-11，选通D4-D7；故可以用A连接选通端，当A=0选通低位片，当A=1通过非门选通高位片。,D0,D1,D2,D3,D5,D4,D6,D7,地址端,画连线图,3,3,当其中一个数据选择器封闭时，输出位0，故次必须选用或门。,降维图法,确定数据选择器,确定地址变量,2,1,3个变量，选用4选1数据选择器。,A1=A、A0=B,逻辑函数,1,选用74LS153,2,74LS153有两个地址变量。,求Di,3,（1）公式法,函数的标准与或表达式：,4选1数据选择器输出信号的表达式：,比较L和Y，得：,3,画连线图,4,4,求Di的方法,（2）卡诺图法,D,1,D,0,1,D,0,1,例 （求Di）,三、用二进制译码器实现逻辑函数,画出用二进制译码器和与非门实现这些函数的接线图。,写出函数的标准与或表达式，并变换为与非-与非形式。,四、用全加器实现两个1位8421BCD码十进制加法,修正条件,相加,修正判断,修正,修正的原因为：,1）当两个BCD码相加结果介于1010-1111时；,2）当两个BCD码相加后存在有进位，即C3输出为1（相加结果大于1111时）；,
