1、第二章 CMOS集成电路工艺与版图,2010年9月,第一节 CMOS集成电路工艺简介第二节 几何设计规则第三节 CMOS版图设计,第一节 CMOS集成电路工艺简介,一、半导体IV类元素：硅（Si）、锗（Ge）纯晶体称为本征半导体，是一种绝缘体。掺杂，V类元素-n-型半导体，电子III类元素-p-型半导体，空穴,第一节 CMOS集成电路工艺简介,二、工艺类型前工序：包括从晶片开始加工到中测之前 的所有工序后工序：包括从中测开始到器件完成的所有工序辅助工序：为保证整个工艺流程的进行，还需要一些辅助性的工序,第一节 CMOS集成电路工艺简介,1、前工序（1）薄膜制备工艺：包括氧化、外延、化学汽相淀积
2、、蒸发、溅射。（2）掺杂工艺：包括离子注入和扩散。（3）图形加工技术：包括制版和光刻。,第一节 CMOS集成电路工艺简介,2、后工序中间测试划片贴片焊接封装成品测试,第一节 CMOS集成电路工艺简介,3、辅助工序 （1）超净环境的制备 （2）高纯水、气的制备 （3）材料准备：包括制备单晶、切片、磨片、抛光等工序，制成IC生产所需要的单晶圆片。,三、集成电路制造工艺1、氧化工艺 生成SiO2薄膜,2、掺杂工艺 在半导体基片的一定区域掺入一定浓度的杂质元素，形成不同类型的半导体层，来制作各种器件。（1）扩散工艺 （2）离子注入工艺,3、光刻工艺 借助于掩膜版，并利用光敏的抗蚀涂层发生光化学反应，结
3、合刻蚀方法在各种薄膜上（如SiO2薄膜、多晶硅薄膜和各种金属膜）刻蚀出各种所需要的图形，实现掩膜版图形到硅片表面各种薄膜上图形的转移。,第一节 CMOS集成电路工艺简介,光刻工艺步骤（负胶）,第一节 CMOS集成电路工艺简介,三、N阱CMOS工艺,CMOS反相器版图,N 阱扩散,确定有源区,沉积硅栅,n+扩散,p+扩散,生成接触孔,产生金属连线,第二节 版图设计规则,设计规则规定了掩膜版各层几何图形宽度、间隔、重叠及层与层之间的距离等的最小容许值。 设计规则的作用：是设计和生产之间的一个桥梁，是一定的工艺水平下电路的性能和成品率的最好的折中。 设计规则描述方法:微米设计规则设计规则,设计规则：
4、是一个归一化单位，使栅极宽度为2 ，其他尺寸都是的整数倍。最小线宽2 ，即：2m工艺， = 1 m金属线宽：2 ，间隔：3 ,第三节 CMOS版图设计,一、静态CMOS版图设计,第三节 CMOS版图设计,静态CMOS NAND版图设计,CMOS与门,二、动态CMOS版图设计,三、传输门（Transmission Gates）,Pass transistors produce degraded outputs Transmission gates pass both 0 and 1 well,2选1电路,2:1 multiplexer chooses between two inputs Y = D1S +D0S,2选1的门级设计,How many transistors are needed? 20,用传输门设计,只用四个晶体管,三、标准单元版图,
