1、电磁兼容设计,敦吉电子RD,电磁兼容设计的目的,1、随着现代科技的发展，电气及电子设备的数量及种类不断增加，使电磁环境日益复杂。在这种复杂的环竟中，如何减少相互间的电磁骚扰：使各种设备能正常运转 减轻恶劣的电磁环境对人类及生态产生的不良影响。电磁兼容学正是为了解决这类问题而迅速发展起来的一门新兴学科。,2、产品的各个模块可以共存，不致引起相干扰。3、产品能通过电磁兼容试验,电磁骚扰的危害,电磁骚扰：任何可能相起装置、设备或系统性能降低或对有生命或无生命物质产生损害作用的电磁现像。注：电磁骚扰可能是电磁噪声、无用信号或传播媒介自射的变化。 电磁干扰：电磁骚扰引起的设备、传输通道或系统性能的下降。
2、,电磁骚扰和电磁干扰,电磁骚扰只有在影响敏感设备正常工作时，才够成电磁干扰。 电磁干扰指的是能引起性能降低的后果 电磁骚扰指的是能引起这种性能降低的客观现像。 用一种可以测量的量，例如电压来描述此现像称为“骚扰电压”，而不是“干扰电压”。,电磁兼容的测量,电磁兼容的测量,电磁兼容的测量,定义,EMC,Emission,Susceptibility,EMI,EMS,CE,RE,CS,RS,定义,EMC: Electromagnetic Compatibility（电磁兼容） EMI: Electromagnetic Emission（电磁发射） EMS: Electromagnetic Susc
3、eptibility（电磁敏感度） CE: Conducted Emission（传导发射） RE: Radiated Emission（辐射发射） CS: conducted Susceptibility（传导敏感度） RS: Radiated Susceptibility（辐射敏感度）,电磁发射测试,传导发射连续骚扰断续骚扰 辐射骚扰 其它谐波闪烁,电磁骚扰发射频谱,谐波： 0-2kHz电压波动和闪泺 0-150kHz传导发射 9kHz-30MHz辐射发射 30MHz-1GHz或更高,抗扰度测试,传导 辐射 静电 脉冲群 浪涌 工频磁场 跌落中断 振荡波 其它,电磁兼容设计的依据,电磁干扰
4、三要素骚扰源 耦合途径 敏感设备,电磁骚扰源：,任何形式的自然或电能装置所发射的电磁能量，能使节享同一环竟的人或其它生物受到伤害，或使其它设备、分系统或系统发生电磁危害，导致性能降低或失效，即称为电磁骚扰源,耦合途径,即传输电磁骚扰的通路或媒介,敏感设备,是指当受到电磁骚扰源所发射的电磁能量作用时，会受到伤害的人或其它生物，以及会发生电危害，导致性能降低或失效的器件、设备、分系统或系统。 许多器件、设备、分系统或系统可以既是电磁骚扰源又是敏感设备。,措施,根据上面三个基本要素，从分析电磁骚扰源、耦合途径和敏感设备着手： 抑制骚扰源 消除或减弱骚扰的耦合，破坏耦合路径。 降低敏感设备对骚扰的响应
5、或增加电磁敏感性电平。,对策中会遇到的问题,需要考虑设备内部的EMI问题，不能使用屏蔽、滤波手段。 屏蔽和滤波会增加重量、成本。 信号频率与干扰频率一致，不能使用滤波。 频率提高，布线、屏蔽体、机箱等成为天线。 高频信号耦合到电缆，由电缆发射。,对策与成本,早期的电磁兼容是被动地，事后防范或补救，费用高，效效果差，时间长，甚至失败。因此在设计阶段就必需考虑到电磁兼容问题。,骚扰源,自然骚扰源 电子噪声：来自设备内部元器件本身 天电噪声：大自然产生的，如雷电 地球外噪声：来自太阳、宇宙、星系 静电放电等其它自然噪声,骚扰源特性,发射电平（选择器件容限） 带宽（展频可使QP下降，峰值不变） 波形（
6、开关电路，时钟，数据信号） 出现率（开关，继电器只在动作时） 辐射骚扰的极化特性（极化方向相同时，接收端感应最强） 方向特性 天线有效面积,电磁骚扰的耦合途径,传导耦合 传导耦合即通过导电媒介将一个电网络上的骚扰耦合到另一个电网络上，频率较低（低于30M） 是骚扰源与敏感设备之间的主要骚扰耦合途径之一。 传导骚扰可以通过电源线、信号线、互连线、接地导体等进行耦合。 可以在骚扰传导媒介上滤波的方法去除或降低。,共阻搞耦合-1,公共地阻抗上的电压将会是电路1/电路2的共模骚扰,共阻搞耦合-2,型成的VG为共模骚扰,共电源阻抗耦合,电源内阻型成共模骚扰,串联地阻抗耦合,解决方法,为了尽可能减小源阻抗
7、有两种方法： 1、电源总线系统：缺点是总线上最后一个电路将承担最大的电压损失及前面所有电路叠加的骚扰。 2、电源平面系统：源阻抗很小，电路电压损失小，各电路产生的骚扰分别被吸收，不容易传播到其它电路。 为了确保低的阻抗，可在每个电路电源端和接地端口间并联电容。,改用多层板减小共电源阻抗耦合,如果有长10cm, 宽1mm地线，按10nH/cm计算，当tr=3ns（BW-100MHz）时，地线阻抗为72.5欧 改用多层板，将其中一导作为地导，板接地阻抗将下降到3.72毫欧。,感应耦合,感应耦合是导体之间以及某些部件的分布带来不同程度的寄生耦合。 例：变压器线圈之间存在寄生电容，以及匝间存在寄生电容
8、。它的漏感将会在周转形成一定的磁通感应，在周围的元器件、线路中感应出电压。 感应耦合分：容性耦合、感性耦合,容性耦合,两条信号线间产生的电容性耦合,感应电流,感应电流,减小电感应耦合方法,减小寄生电容的大小 （增大间距） 减小输入阻抗、增大输出阻抗 （串联输出电阻、磁珠、磁环、并联电阻、电容） 导线紧贴地平面 增加屏蔽 增加滤波,磁感应耦合,平行导线间的磁感应耦合,变化的磁通,减小磁感应耦合的方法,导线紧贴地平面 减小电流回路面积 增大间距 加滤波器或器件 用高导磁材料包扎敏感线,辐射耦合,辐射电磁场是骚扰耦合的另一种方式，辐射电场或磁场。 在近场中通常是以磁场为主，远场时以电场为主。,小结,
9、切断近场（磁场）的方法可以使用高磁导率材料，导磁材料可以不接地 近场通常由一个闭合载流导线辐射出来环形电线 切断远场（电场）的方法可以使用高导电材料，并将导电材料接地。 远场由非闭合载流导线形成单极天线,主板EMI,主板骚扰源： 时钟 晶振、时钟分配器 地址线 RAM、ROM、处理器、总线、A/D、D/A 数据线 RAM、ROM、处理器、总线、A/D、D/A、D-SUB 网线等 开关器件 电源供应DC-DC电路,时钟线施加对策,时钟IC电源增加磁珠 时钟IC电源并联去耦电容 缩短时钟线走线距离 缩小时钟线环路电流面积 使用多层板 串联RC回路或LC回路滤除高次谐波（保证足够快的上升沿） 使用地
10、线护送,数字信号（时钟、数据等）,时钟信号产生的高次谐波,时钟信号频谱,I/O从时钟线上耦合到的骚扰,去耦,非理想元件及非理想地平面存在阻抗,去耦,非理想电源平面存在阻抗,去耦,在实际应用中，电源、地、元件等的等效阻抗对EMC将会有很大影响。 当负载电流是一个非稳定电流时（开关电源、数字信号），会在负载端形成较大的瞬态压降，这就会在电路中形成较大的骚扰，甚至电路无法正常工作。 为了克服或减小这个骚扰，必需在电路靠近负载端引入去耦。,负载电压变化时，电源电压及电流波形,IC供电端加入电容退耦,去耦电容的选择,去耦电容的选择,非理想电容特性,容性区,感性区,去耦电容的选择,由于实际的电容是一个RL
11、C网络，这将限制电容的工作频率。 影响这些特性（RLC）的部份： 电容介质材料 电容引脚长短及材料、粗细 电容结构,克服电容非理想性的方法,大电容,去耦电容的放置,去耦电容放置应尽量靠近负载。,差模骚扰与共模骚扰,差模骚扰：线与线之间的骚扰电压称为共模骚扰电压，会骚扰有用信号。,差模骚扰与共模骚扰,共模骚扰电压：线与地这间产生的辐射，会产生很强的辐射骚扰与传导骚扰,差模骚扰与共模骚扰,共模骚扰与差模骚扰也可以在同一条导线上共存。,产生共模骚扰的原因,某些点地电位过高，与参考地之间存在共模电压，接上导线后产生共模电流。 外界磁场在导线上产生感应电压，从而在导线上产生共模电流。,共模/差模在频率上
12、的分布,0.01-0.1MHz 差模0.1-1MHz 差模/共模1MHz以上 共模,线路板上的辐射机理,差模辐射,共模辐射,电流环,杆天线,线路板上的辐射机理,许多产品的工作频率在几百兆或更高，波长较短，以致PCB上的走线刚好成为四分之一波长或其整数倍的单极天线或小环天线，给辐射骚扰创造条件。,PCB地线电位分布,PCB地电位分布形成辐射发射,辐射发射,地噪声电压,共模电流,接地连接可能 是寄生电容,如何减小差模辐射,如何减小共模辐射,地线网络及输入输出地的结构,地线网络 平行地线概念的延伸是地线网格，使信号可以回流的平行地线数目大幅度增加，从而使地线电感对任何信号而言都保持最小，特别适用于数
13、字电路。,地线网络及输入输出地的结构,地线面 在多层板中很多易实现，它能提供最小的电感。这种结构特别适合于射频电路和高速数字电路。通常会在PCB中间专门设置一个电源面，它能在高频时提供一个低的“源地”阻抗。 地线面最主要的好久是能够使辐射的环路最小。保证PCB的最小差模辐射和对外界骚扰的敏感度。,地线网络及输入输出地的结构,输入输出地的结构 为了减小电缆上的共模辐射，需要对电缆采取滤波和屏蔽技术。 但不论滤波还是民间蔽，都需要一个没有受到内部骚扰污染的干净地。 当地线不干净时，滤波几呼没有作用。除非在布线时就考虑这个问题，一般这种干净地是不存在的。 干净地既可以是PCB上的一个区域，也可以是一
14、块金属板。,地线网络及输入输出地的结构,所有输入输出线的滤波和屏蔽层必需联到干净地上，并且只能在一点相连，避免内部信号电流流过干净地，造成污染。,滤波电容,外部接地,两地连接点,外部端口,干净地,“有噪声”数字地,电源完整性设计小结,电源完整性直接影响PCB信号完整性，使信号畸变 当大量芯片内的电路输出级同时工作，会产生较大的瞬态电流，这时由于供电线路上的引线电感L的影响，产生反电动势，使电源电压和地电位发生波动和变化。 良好的电源分配网络计计是电源完整性的保证，控制电源面和地平面之间的阻抗是关键。阻抗越低，波动和变化也越低。,电源完整性设计应做到以下几点改善,使用多层板，用电源平面代替电源线
15、，降低供电线路上的引线电感，用接地平面代替地线，降低引线电感。 电源平面和地平面相邻，使环路面积最小。 放置去耦电容，0.1-1uF电容放置在电路板的电源输入端，而1000pF或小的电容则放在电路板每个有源器件的电源引脚和接地引脚上。 保证大电流器件电源的回流路径畅通无阻。,时钟电路与电磁兼容,时钟电路在数字电路中占有重要地位。同时时钟电路也是产生电磁辐射的主要来源。一个具有2ns上升沿的时钟信号辐射能量的频谱可能160MHz，其可能辐射带宽可达十倍频，即能达到1.6GHz。因此，良好的时钟电路是保证达到整机辐射指标的关键。,时钟电路与电磁兼容,高速数字电路系统均工作在较高的时钟频率，因此，导
16、线就不能被看作理想导线，而应看作有分布参数的传输线。因此必须用波动观点考虚信号反射的影响。反射信号焉入射信号迭加，使信号波形畸变，上升时间或下降时间越小，传输时波动频率越高，不良作用就会越大。,时钟传输线分布参数,传输线上的反射,传输线的阻抗匹配,串联电阻 并联电阻 戴维南网络 RC网络 二极管阵等,端接方法,简单并行端接,戴维宁端接,Z0=R1/R2,采用上拉下拉电阻，通过电阻吸收反射,AC端接,在戴维宁端接基础上串接电容，这样直流份量为0，可以减少直流的消耗。 缺点是由于电容增加了信号的延迟，复杂度提高，且要求0、1的对称性较好。,二极管端接,适合阻抗难以匹配以及多驱动多负载的复杂情况。
17、缺点是要求二极管具有极高的导通速率，而且二极管的非线性将 使信号频谱畸变，影 响信号质量,串行端接,在源端串接小电阻Rs，使源端的输出阻抗加Rs与传输线的特性阻抗匹配。,其它减小时钟骚扰的方法,当电源电压和稳压管输入电压之间有裕量时，可串接一个适当大小的降压电阻，作为衰减器，可对30-300MHz时钟电路谐波进行衰减。 注意将信号线远离时钟电路。,其它减小时钟骚扰的方法扩谱,扩谱时钟与普通时钟的区别是，普通时钟信号周期十分稳定，而扩谱时钟信号的周期是按一定规律变化的。这种周期变化的结果是合时钟信号的频谱变宽，峰值降低，而每个谐波的总能量保持不变。 典型扩谱时钟技术是使用30-60kHz对时种进
18、行调制，产生具有边带的频谱，但引入的时钟信号拦动很小，不会明显增加时钟信号的抖动。,使用扩谱技术改善EMC骚扰,使用扩谱技术改善EMC骚扰,信号反射和预防,严格控制关键网络走线长度，减小传输线效应。 通过合理的终端匹配避免阻抗的不连续分布 通过调整走线宽度，介质厚度等控制走线的特征阻抗。 引入阻抗匹配网络。,常见的信号完整性现像及原因,负载过重，传输线过长,常见的信号完整性现像及原因,大电流驱动阻抗未匹配，电感量过大。,常见的信号完整性现像及原因,阻抗不匹配，电感量过大,小结,反射：过长的走线或阻抗失配造成，反射信号会与入射信号迭加，使信号失真，可能改变逻辑状态，误动作、骚扰增大等非预期效应。,常用的解决方法,严格控制关键网络线的长度。 合理规划走线的拓扑结构 a、菊花链布线：布线从驱动端开始，依次到达各接收端，所占有物空间小，可用单一电阻匹配终结，也有利于控制高次谐波骚扰。 星形布线：每条分支上都需要终端电阻。 使用端接匹配电阻,菊花链拓扑,星形,其它改善骚扰方法,改善接地方式，减小地环路电流 屏蔽 滤波 增加吸收回路 适当选择各部份的零件。,综合应用这些措拖，即可达到改善骚扰的目地,谢谢！,敦吉电子RD,
