1、1,第20章 门电路和组合逻辑电路,2,2,第20章 门电路和组合逻辑电路,20.1 脉冲信号,20.2 基本门电路及其组合,20.5 逻辑代数,20.4 CMOS门电路,20.3 TTL门电路,20.6 组合逻辑电路的分析与综合,20.7 加法器,20.8 编码器,20.9 译码器和数字显示,20.10 数据分配器和数据选择器,20.11 应用举例,3,3,1. 掌握基本门电路的逻辑功能、逻辑符号、状态表和逻辑表达式。了解 TTL门电路、CMOS门电路的特点;,3. 会分析和设计简单的组合逻辑电路;,理解加法器、编码器、译码器等常用组合逻辑电路的工作原理和功能;,5. 学会数字集成电路的使用
2、方法。,本章要求：,2. 会用逻辑代数的基本运算法则化简逻辑函数;,第20章 门电路和组合逻辑电路,4,4,模拟信号：随时间连续变化的信号,20.1 脉冲信号,1. 模拟信号,5,5,2. 脉冲信号是一种跃变信号，并且持续时间短暂。,6,6,如：,7,7,脉冲幅度 A,脉冲上升沿 tr,脉冲周期 T,脉冲下降沿 tf,脉冲宽度 tp,脉冲信号的部分参数：,实际的矩形波,8,8,20.2 基本门电路及其组合,逻辑门电路是数字电路中最基本的逻辑元件。 所谓门就是一种开关，它能按照一定的条件去控制信号的通过或不通过。门电路的输入和输出之间存在一定的逻辑关系(因果关系)，所以门电路又称为逻辑门电路。,
3、20.2.1 逻辑门电路的基本概念,基本逻辑关系为“与”、“或”、“非”三种。,下面通过例子说明逻辑电路的概念及“与”、“或”、“非”的意义。,9,9,设：开关断开、灯不亮用逻辑 “0”表示，开关闭合、灯亮用 逻辑“1”表示。,逻辑表达式： Y = A B,1. “与”逻辑关系,“与”逻辑关系是指当决定某事件的条件全部具备时，该事件才发生。,0,1,0,B,Y,A,状态表,10,10,2. “或”逻辑关系,“或”逻辑关系是指当决定某事件的条件之一具备时，该事件就发生。,逻辑表达式： Y = A + B,状态表,1,1,1,0,11,11,3. “非”逻辑关系,“非”逻辑关系是否定或相反的意思。
4、,Y,220V,A,+,-,R,12,12,基本逻辑关系,与,或,非,非 逻辑运算,非 逻辑状态表,或逻辑运算,逻辑式：F=A+B,或 逻辑状态表,与逻辑运算,逻辑式：F=A B,与 逻辑状态表,13,13,由电子电路实现逻辑运算时，它的输入和输出信号都是用电位（或称电平）的高低表示的。高电平和低电平都不是一个固定的数值，而是有一定的变化范围。,门电路是用以实现逻辑关系的电子电路，与前面所讲过的基本逻辑关系相对应。,门电路主要有：与门、或门、非门、与非门、或非门、异或门等。,20.2.1分立元件基本逻辑门电路,20.2 基本门电路及其组合,14,14,电平的高低一般用“1”和“0”两种状态区别
5、，若规定高电平为“1”，低电平为“0”则称为正逻辑。反之则称为负逻辑。若无特殊说明，均采用正逻辑。,1,0,高电平,低电平,15,开关 元件,二极管,反向截止：,开关接通,开关断开,三极管（C,E),饱和区：,截止区：,开关接通,开关断开,正向导通：,门 (电子开关),满足一定条件时，电路允许信号通过 开关接通 。,开门状态：,关门状态：,条件不满足时，信号通不过 开关断开 。,16,16,1. 二极管“与” 门电路,(1) 电路,(2) 工作原理,输入A、B、C全为高电平“1”，输出 Y 为“1”。,输入A、B、C不全为“1”，输出 Y 为“0”。,0V,0V,3V,17,17,1. 二极管
6、“与” 门电路,即：有“0”出“0”，全“1”出“1”,18,18,2. 二极管“或” 门电路,(1) 电路,0V,3V,3V,(2) 工作原理,输入A、B、C全为低电平“0”，输出 Y 为“0”。,输入A、B、C有一个为“1”，输出 Y 为“1”。,19,19,2. 二极管“或” 门电路,即：有“1”出“1”，全“0”出“0”,20,20,3. 晶体管“非” 门电路,“0”,“1”,(1) 电路,“0”,“1”,嵌位二极管,21,21,1. 与非门电路,有“0”出“1”，全“1”出“0”,“非”门,20.2.3 基本逻辑门电路的组合,22,22,2. 或非门电路,20.2.3 基本逻辑门电路
7、的组合,有“1”出“0”，全“0”出“1”,“非”门,23,23,例：根据输入波形画出输出波形,A,B,有“0”出“0”，全“1”出“1”,有“1”出“1”，全“0”出“0”,&,A,24,24,3. 与或非门电路,20.2.3 基本逻辑门电路的组合,逻辑表达式：,逻辑符号,25,3. 逻辑符号对照,曾用符号,美国符号,国标符号,26,26,复合门电路: 由基本门电路组合而成。,复合门,与非门 或非门 与或非门 异或门 同或门,与门+非门,或门+非门,与门+或门+非门,常用,不太常用,复合门的符号？,27,27,复合门电路,与非门,逻辑符号,逻辑式,或非门,与或非门,异或门,同或门,28,28
8、,各种门可以有多个输入端,三输入端与门,三输入端或门,Y = ABC,Y = A+B+C,C,Y = A+B+C,还有很多，此处略,29,29,20.3 TTL门电路,(三极管三极管逻辑门电路),TTL门电路是双极型集成电路，与分立元件相比，具有速度快、可靠性高和微型化等优点，目前分立元件电路已被集成电路替代。下面介绍集成 “与非”门电路的工作原理、特性和参数。,30,30,20.3.1 TTL“与非”门电路,1. 电路,多发射极三极管,31,31,(1) 输入全为高电平“1”(3.6V)时,2. 工作原理,4.3V,T2、T5饱和导通,钳位2.1V,E结反偏,截止,负载电流（灌电流）,输入全
9、高“1”,输出为低“0”,1V,32,32,2. 工作原理,1V,T2、T5截止,负载电流（拉电流）,(2) 输入端有任一低电平“0”(0.3V),输入有低“0”输出为高“1”,流过 E结的电流为正向电流,5V,逻辑关系：任0 则 1,33,33,“与非”逻辑关系,“与非”门,34,34,74LS00、74LS20管脚排列示意图,35,35,(1) 电压传输特性：,输出电压 UO与输入电压 Ui的关系。,3. TTL“与非”门特性及参数,电压传输特性,测试电路,36,36,C,D,E,(2)TTL“与非”门的参数,电压传输特性,典型值3.6V， 2.4V为合格,典型值0.3V， 0.4V为合格
10、,输出高电平电压UOH,输出低电平电压UOL,输出高电平电压UOH和输出低电平电压UOL,UO/V,Ui /V,0.5,1.3,1.4,37,37,指一个“与非”门能带同类门的最大数目，它表示带负载的能力。对于TTL“与非”门 NO 8。,输入高电平电流 IIH和输入低电平电流 IIL,当某一输入端接高电平，其余输入端接低电 平时，流入该输入端的电流，称为高电平输入电流 IIH（A）。,当某一输入端接低电平，其余输入端接高电平时，流出该输入端的电流，称为低电平输入电流 IIL（mA）。,扇出系数NO,38,38,平均传输延迟时间 tpd,tpd1,tpd2,TTL的 tpd 约在 10ns 4
11、0ns，此值愈小愈好。,输入波形ui,输出波形uO,39,39,20.3.2 三态输出“与非”门,“1”,1. 电路,截止,40,40,20.3.2 三态输出“与非”门,“0”,1. 电路,导通,当控制端为低电平“0”时，输出 Y处于开路状态，也称为高阻状态。,41,41,表示任意态,20.3.2 三态输出“与非”门,功能表,42,42,可实现用一条总线分时传送几个不同的数据或控制信号。,43,43,功能表,三态门的符号及功能表,功能表,三态门电路,使能端高电平起作用,使能端低电平起作用,工作时，E1、E2、E3分时接入高电平，将不同数据（A、B、C）分时送至总线。,三态门主要作为TTL电路与
12、总线间的接口电路。,三态门的作用？,44,44,Y = AB,Y =A+B,Y = A,Y = AB,Y =A+B,Y = AB+CD,= AB,+AB,= AB+AB,与 门,或 门,非 门,与非门,或非门,与或非门,异或门,同或门,常 用 的 门,三态门,复习,45,以外的逻辑关系,与,或,非,同或逻辑运算,同或 逻辑状态表,异或逻辑运算,异或 逻辑状态表,异或,同或,逻辑式：Y=A B,46,46,1. 电路,20.3.3 集电极开路“与非”门电路(OC门),47,47,OC门的特点：,1.输出端可直接驱动负载,2.几个输出端可直接相联,“0”,“0”,48,48,三、TTL与非门的特点
13、：,3. 由三极管构成，可以做成集成电路。,1. 只需一个工作电源 (+5V)。,2. 输出典型值高电平为3.4V、低电平为0.3V。,TTL与非门在使用时多余输入端的处理：,接+5V。,悬空（悬空视为“1”）,输入端并联使用。,一般 UOH 2.4V UOL 0.4V 便认为合格。,阈值电压UT = 1.4V,当只有两个输入信号A、B 时，C为多余端,49,门电路多余输入端的处理： 一般不允许将多余输入端悬空（悬空相当于高电平），否则将会引入干扰信号。 （1）对与逻辑（与、与非）门电路，应将多余输入端经电阻（13）或直接接电源正端。 （2）对或逻辑（或、或非）门电路，应将多余输入端接“地”。
14、 （3）如果前级（驱动级）有足够的驱动能力，也可将多余输入端与信号输入端联在一起。,50,50,其它问题,数字集成电路共分两大类：,TTL 电路,CMOS电路,Transistor Transistor Logic,CO-Metallic Oxide Semiconductor,（互补金属氧化物半导体）,TTL 电路,CMOS电路,工作速度高，带负载能力强； 工作电源+5V； 多余端可以悬空，悬空视为“1”。理论上可以，但一般不采用。,功耗低，抗干扰能力强； 工作电源+3 18V； 多余端不可以悬空。易烧坏管子,TTL门电路由晶体管组成，属双极型门电路，MOS 门电路由场效应管组成，属单极型门
15、电路，MOS 门电路是目前大规模和超大规模数字集成电路中应用最广泛的一种。,MOS 门电路分类,20.4 CMOS 门电路,52,52,20. 4. 1 CMOS 非门电路,20.4 CMOS门电路,CMOS 管,负载管,驱动管,(互补对称管),A=“1”时，T1导通， T2截止，Y=“0”,A=“0”时，T1截止， T2导通，Y=“1”,该电路具有反相器的功能。,20.4.2 CMOS “与非”门电路,P 沟道负载管并联,N 沟道 驱动管 串联,设：A = 1，B = 1,则：T1 T2 导通T3 T4 截止,Y = 0,0,设：A = 0，B = 1 （不全为 1）,则：T2 T3 导通
16、T1 T4 截止,Y = 1,负载管和驱动管串联,1,1,0,1,Y,1,20.4.3 CMOS “或非”门电路,P 沟道 负载管 串联,N 沟道 驱动管 并联,设：A = 0，B = 0,0,0,则：T3 T4 导通T1 T2 截止,驱动管与负载管串联,Y =1,设：A = 0，B =1（输入不全为零时）,则：T2 T3 导通 T1 T4截止,Y =0,1,0,Y,注意：上述分析表明，MOS “与非”门的输入端越多，串联的驱动管越多，导通时的总电阻就愈大，输出低电平值将会因输入端的增多而提高，对于MOS “或非”门因驱动管并联，不存在这个问题，因此，MOS门电路中 “或非”门用的较多。,56
17、,例1、 CMOS电路如图所示，已知输入信号的波形，试写出输出信号 F 的波形。,A,F,F,A,B,57,例2、CMOS电路如图所示，已知输入信号的波形，试写出输出信号 F 的波形。,A,Y,A,B,C,B,Y,58,58,20.4. 4 CMOS传输门电路,1. 电路,2. 工作原理,设：,可见ui在010V连续变化时，至少有一个管子导通，传输门打开，（相当于开关接通） ui可传输到输出端，即uO= ui，所以COMS传输门可以传输模拟信号，也称为模拟开关。,（07V）,导通,（310V）,导通,59,59,可见ui在010V连续变 化时，两管子均截止， 传输门关断，（相当于 开关断开）
18、ui不能传输 到输出端。,（010V）,20.4. 4 CMOS传输门电路,1. 电路,60,60,开关电路,20.4. 4 CMOS传输门电路,61,61,CMOS电路优点,(1) 静态功耗低（每门只有0.01mW, TTL每门10mW),(2) 抗干扰能力强,(3) 扇出系数大,(4) 允许电源电压范围宽 ( 3 18V ),(1) 速度快,(2) 抗干扰能力强,(3) 带负载能力强,62,62,20.5 逻辑代数,逻辑代数（又称布尔代数），它是分析设计逻辑电路的数学工具。虽然它和普通代数一样也用字母表示变量，但变量的取值只有“0”，“1”两种，分别称为逻辑“0”和逻辑“1”。这里“0”和
19、“1”并不表示数量的大小，而是表示两种相互对立的逻辑状态。,63,1845年，英国数学家布尔创立了用符号来表达语言和思维的逻辑性数学。将这种逻辑用数（ 0 和 1 ）来表示，形成了逻辑代数，也称布尔代数，它是以数学形式来分析研究逻辑问题的。在分析和设计电路时经常要用到这种数学工具，故在本章将介绍逻辑代数的基本定理和逻辑函数式的化简方法。,逻辑代数所表示的是逻辑关系，而不是数量关系。这是它与普通代数的本质区别。,64,64,1. 常量与变量的关系,20. 5. 1 逻辑代数运算法则,2. 逻辑代数的基本运算法则,自等律,0-1律,重叠律,还原律,互补律,交换律,65,65,2. 逻辑代数的基本运
20、算法则,普通代数 不适用！,证:,结合律,分配律,A+1=1,66,66,反演律,列状态表证明：,67,67,对偶关系： 将某逻辑表达式中的与( )换成或 (+)，或(+)换成与( )，得到一个新的逻辑表达式，即为原逻辑式的对偶式。若原逻辑恒等式成立，则其对偶式也成立。,证明：,A+AB = A,68,68,68,逻辑式：用基本运算符号列出输入、输出变量间的逻辑代数式,卡诺图：与变量的最小项对应的按一定规则排列的方格图,状态表：列出输入、输出变量的所有逻辑状态,20. 5. 2 逻辑函数的表示方法,69,69,下面举例说明这四种表示方法。,例：有一T形走廊，在相会处有一路灯, 在进入走廊的A、
21、B、C三地各有控制开关，都能独立进行控制。任意闭合一个开关，灯亮；任意闭合两个开关，灯灭；三个开关同时闭合，灯亮。设A、B、C代表三个开关（输入变量）；Y代表灯（输出变量）。,70,70,1. 列逻辑状态表,71,71,2. 逻辑式,取 Y=“1”( 或Y=“0” ) 列逻辑式,用“与”“或”“非”等运算来表达逻辑函数的表达式。,(1)由逻辑状态表写出逻辑式,72,72,各组合之间 是“或”关系,2. 逻辑式,反之，也可由逻辑式列出状态表。,73,73,3. 逻辑图,74,74,20. 5. 3 逻辑函数的化简,75,75,1. 用 “与非”门构成基本门电路,(2)应用“与非”门构成“或”门电
22、路,(1) 应用“与非”门构成“与”门电路,由逻辑代数运算法则：,由逻辑代数运算法则：,76,76,(3) 应用“与非”门构成“非”门电路,(4) 用“与非”门构成“或非”门,由逻辑代数运算法则：,77,77,77,应用运算法则化简,78,78,例1：,化简,2. 应用逻辑代数运算法则化简,（1）并项法,（2）配项法,79,79,例3：,化简,（3）加项法,（4）吸收法,吸收,80,80,例5：,化简,吸收,吸收,吸收,吸收,81,或,或,例11,例 12,冗余项,（5）配项消项法,82,综合练习：,83,83,3. 应用卡诺图化简,卡诺图:是与变量的最小项对应的按一定规则排列的方格图，每一小
23、方格填入一个最小项。,（1）最小项： 对于n输入变量有2n种组合, 其相应的乘积项也有2n个，则每一个乘积项就称为一个最小项。其特点是每个输入变量均在其中以原变量和反变量形式出现一次，且仅一次。,如：三个变量，有8种组合，最小项就是8个，卡诺图也相应有8个小方格。,在卡诺图的行和列分别标出变量及其状态。,84,84,(2) 卡诺图,二进制数对 应的十进制 数编号,五变量卡诺图,86,86,( 2)卡诺图,（a)根据状态表画出卡诺图,如:,将输出变量为“1”的填入对应的小方格,为“0”的可不填。,87,87,( 2)卡诺图,（b)根据逻辑式画出卡诺图,将逻辑式中的最小项分别用“1”填入对应的小方
24、格。如果逻辑式中最小项不全，可不填。,如:,注意：如果逻辑式不是由最小项构成，一般应先化为最小项，或按例7方法填写。,88,88,( 3)应用卡诺图化简逻辑函数,解：,(a)将取值为“1”的相邻小方格圈成圈;,(b)所圈取值为“1”的相邻小方格的个数应为2n，(n=0,1,2),89,89,( 3)应用卡诺图化简逻辑函数,解：,三个圈最小项分别为：,合并最小项,写出简化逻辑式,卡诺图化简法：保留一个圈内最小项的相同变量，而消去相反变量。,90,90,解：,写出简化逻辑式,多余,例6. 应用卡诺图化简逻辑函数,(1),(2),91,91,解：,写出简化逻辑式,1,例7. 应用卡诺图化简逻辑函数,
25、1,化简步骤：, 将函数化为最小项之和的形式, 画出表示该逻辑函数的卡诺图, 找出可以合并的最小项, 选取化简后的乘积项,选取原则是：, 这些乘积项应包含函数式中所有的最小项, 所用的乘积项数目最少, 每个乘积项包含的因子最少,以相邻对称为原则，将尽量多的“1”圈在一起,圈要大,圈数要少,圈中要含新“1”,93,93,F=m( 1, 3, 4, 5, 7, 10, 12, 14 ),例1 用卡诺图化简下列逻辑函数,1,F = + +,F = +,1,1,1,1,1,1,1,94,94,F=m(0, 1, 3, 4, 6, 7 ),例2 用卡诺图化简下列逻辑函数,F=m(0,2,5,6,7,8,
26、9,10,11,14,15),从以上分析可见： 圈两个最小项消一个因子 圈四个最小项消两个因子 圈八个最小项消三个因子,95,95,20. 6 组合逻辑电路的分析与综合,组合逻辑电路框图,96,96,20. 6. 1 组合逻辑电路的分析,(1) 由逻辑图写出输出端的逻辑表达式,(2) 运用逻辑代数化简或变换,(3) 列逻辑状态表,(4) 分析逻辑功能,已知逻辑电路,确定,逻辑功能,分析步骤：,逻辑图,逻辑表达式,化简,状态表,说明功能,97,97,例 1：分析下图的逻辑功能,(1) 写出逻辑表达式,98,98,(2) 应用逻辑代数化简,反演律,反演律,99,99,(3) 列逻辑状态表,逻辑式,
27、100,100,(1) 写出逻辑式,例 2：分析下图的逻辑功能,化简,101,101,(2) 列逻辑状态表,(3) 分析逻辑功能输入相同输出为“1”,输入相异输出为“0”,称为“判一致电路”(“同或门”) ,可用于判断各输入端的状态是否相同。,逻辑式,102,102,例3：分析下图的逻辑功能,Y,&,&,1,B,A,&,C,1,0,1,A,设：C=1,封锁,打开,选通A信号,103,103,B,Y,&,&,1,B,A,&,C,0,0,1,设：C=0,封锁,选通B信号,打开,例 3：分析下图的逻辑功能,104,特点： C=1时选通A路信号；C=0时选通B路信号。,信号选通电路,105,例4： 某
28、一组合逻辑电路如图所示，是分析其逻辑功能。解：由逻辑图写出逻辑式，并化简,105,106,106,状 态 表,（2）由逻辑式列出状态表,107,107,（3）分析逻辑功能只当ABC全为0或全为1，输出Y才为1，否则为0。 故该电路称为判一致电路。 可用于判断三个输入端的状态是否一致。,108,例 5 分析图中所示电路的逻辑功能，输入信号A、B、C、D是一组二进制代码。,解,1. 逐级写输出函数的逻辑表达式,W,X,109,W,X,2. 化简,110,3. 列状态表,A B C D,A B C D,Y,Y,0 0 0 0,0 0 0 1,0 0 1 0,0 0 1 1,0 1 0 0,0 1 0
29、 1,0 1 1 0,0 1 1 1,1 0 0 0,1 0 0 1,1 0 1 0,1 0 1 1,1 1 0 0,1 1 0 1,1 1 1 0,1 1 1 1,1,1,1,1,1,1,1,1,0,0,0,0,0,0,0,0,4. 功能说明：,当输入四位代码中 1 的个数为奇数时输出为 1，为偶数时输出为 0 检奇电路。,111,111,20. 6. 2 组合逻辑电路的综合,设计步骤如下：,逻辑抽象,列状态表,写表达式 化简或变换,画逻辑图,112,112,例1：设计一个三人(A、B、C)表决电路。每人有一按键，如果赞同，按键，表示“1”；如不赞同，不按键，表示 “0”。表决结果用指示灯表
30、示，多数赞同，灯亮为“1”，反之灯不亮为“0”。,(1) 列逻辑状态表,(2) 写出逻辑表达式,取 Y=“1”( 或Y=“0” ) 列逻辑式,状态表,1,1,1,1,0,0,0,0,113,113,(3) 用“与非”门构成逻辑电路,在一种组合中，各输入变量之间是“与”关系,各组合之间是“或”关系,状态表,114,4. 画逻辑图, 用与门和或门实现,A,B,Y,C, 用与非门实现,&,115,115,115,三人表决电路,116,116,例2：设计一个三变量奇偶检验器。要求: 当输入变量A、B、C中有奇数个同时为“1”时，输出为“1”，否则为 “0”。用“与非”门实现。,(1) 列逻辑状态表,(
31、2) 写出逻辑表达式,(3) 用“与非”门构成逻辑电路,解：,状态表,117,117,(4) 逻辑图,Y,C,B,A,0,1,0,1,0,118,118,例 3: 某工厂有A、B、C三个车间和一个自备电站，站内有两台发电机G1和G2。G1的容量是G2的两倍。如果一个车间开工，只需G2运行即可满足要求；如果两个车间开工，只需G1运行，如果三个车间同时开工，则G1和 G2均需运行。试画出控制G1和 G2运行的逻辑图。,设：A、B、C分别表示三个车间的开工状态：开工为“1”，不开工为“0”；G1和 G2运行为“1”，不运行为“0”。,(1) 根据逻辑要求列状态表,首先假设逻辑变量、逻辑函数取“0”、
32、“1”的含义。,119,119,逻辑要求：如果一个车间开工，只需G2运行即可满足要求；如果两个车间开工，只需G1运行，如果三个车间同时开工，则G1和 G2均需运行。,开工,“1”,不开工,“0”,运行,“1”,不运行,“0”,(1) 根据逻辑要求列状态表,状态表,120,120,(2) 由状态表写出逻辑式,或由卡图诺可得相同结果,(3) 化简逻辑式可得：,状态表,121,121,(4) 用“与非”门构成逻辑电路,122,122,(5) 画出逻辑图,123,例4 设计一个监视交通信号灯工作状态的逻辑电路。正常情况下，红、黄、绿灯只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。,解
33、1. 状态赋值,输入变量：,1 - 亮,0 - 灭,输出变量：,R（红） Y（黄） G（绿）,Z（有无故障）,1 - 有,0 - 无,列状态表,R Y G,Z,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,1,0,0,1,0,1,1,1,2. 卡诺图化简,R,YG,0,1,00,01,11,10,1,1,1,1,1,124,3. 画逻辑图,125,设计一个故障显示电路，要求：(1) 两台电动机A和B正常工作时，绿灯F1亮；(2) 电动机A或B发生故障时，黄灯F2亮；(3) 两台电动机A和B都发生故障时，红灯F3亮。,(2) 写出逻辑表达式： F
34、1 =AB； F2 =A B+AB； F3 =A B,(1)列状态表,例5,设：正常工作：“0”故障：“1”灯亮：“1”灯不亮：“0”,126,(3) 画出逻辑电路图：,127,某同学参加四门课程的考试，规定如下： 1）课程A及格得1分，不及格得0分； 2）课程B及格得2分，不及格得0分； 3）课程C及格得4分，不及格得0分； 4）课程D及格得5分，不及格得0分；若总分大于8分（含8分），就可以结业，试设计实现上述要求的逻辑电路。,例6,解：设： 及格“1”，不及格“0”。可以结业“1”，未结业“0”,128,129,试与非门设计一个三输入、三输出的组合逻辑电路。输出Y1、Y2、Y3为三个操作
35、台，由三个输入信号A、B、C控制，每个工作台必须接收到两个信号才能动作：当A、B有信号时Y1动作，B、C有信号时Y2动作，C、A有信号时Y3动作（A、B、C有信号和工作台动作均用“1”表示）。,例7,(1) 根据逻辑要求列出状态表,130,(2) 由状态表写出逻辑式,(3) 用与非门变换逻辑式,131,(4) 画出逻辑图所示。,132,132,20. 7 加法器,20. 7 .1 二进制,十进制：09十个数码，“逢十进一”。,在数字电路中，常用的组合电路有加法器、编码器、译码器、数据分配器和多路选择器等。下面几节分别介绍这几种典型组合逻辑电路的基本结构、工作原理和使用方法。,在数字电路中，为了
36、把电路的两个状态 (“1”态和“0”态)与数码对应起来，采用二进制。,二进制：0，1两个数码，“逢二进一”。,一、二进制数表示法,1. 十进制：- 逢十进一,数码：0 9,2. 二进制：- 逢二进一,数码：0 ，1,3. 八进制：- 逢八进一,数码：0 7,4. 十六进制 ：-逢十六进一,数码：0 9 , A(10) , B(11) , C(12) , D(13) , E(14) , F(15),任意(N)进制数展开式的普遍形式：, 第 i 位的系数, 第 i 位的权,5. 几种常用进制数之间的转换,(1) 二-十转换：,将二进制数按位权展开后相加,(2) 十-二转换：,整数的转换-连除法,2
37、6,2,13,余数,2,0,6,2,1,3,2,0,2,1,1,0,1,除基数 得余数 作系数 从低位 到高位,0. 8125,2,1. 6250,2,1. 2500,2,0. 5000,取整,1,1,0,0. 6250,0. 2500,乘基数 取整数 作系数 从高位 到低位,小数的转换-连乘法,快速转换法：拆分法,( 26 )10,= 16 + 8 + 2,= 24 +23 + 21,= ( 1 1 0 1 0 )2,若小数在连乘多次后不为 0，一般按照精确度要求(如小数点后保留 n 位)得到 n 个对应位的系数即可。,2,1. 0000,1,(3) 二-八转换:,5,7,(4) 八-二转换
38、:,每位 8 进制数转换为相应 3 位二进制数,011,001,.,100,111,每 3 位二进制数相当一位 8 进制数,011,111,101,.,110,100,0,0,0,2,3,4,0,6,2,（5）二-十六转换：,每 4 位二进制数相当一位 16 进制数,A,1,（6）十六-二转换：,每位 16 进制数换为相应的 4 位二进制数,139,139,20. 7 加法器,加法器: 实现二进制加法运算的电路,进位,不考虑低位 来的进位,要考虑低位 来的进位,140,140,140,例：A=1101, B=1001， 计算A+B。,加法运算的基本规则：,(1) 逢二进一。,(2) 最低位是两
39、个数最低位的叠加，不需考虑进位。,(3) 其余各位都是三个数相加，包括加数、被加数和低位来的进位。,(4) 任何位相加都产生两个结果：本位和、向高位的进位。,用半加器实现,用全加器实现,141,141,141,20.7. 2 半加器,半加：实现两个一位二进制数相加，不考虑来自低位的进位。,逻辑符号：,半加器：,142,142,142,半加器逻辑状态表,逻辑表达式,143,143,143,20.7. 3 全加器,全加：实现两个一位二进制数相加，且考虑来自低位的进位。,逻辑符号：,全加器：,144,144,(1) 列逻辑状态表,(2) 写出逻辑式,145,145,146,20.7.4加法器,实现多
40、位二进制数相加的电路,1. 4 位串行进位加法器,特点：,电路简单，连接方便,速度低 = 4 tpd,tpd 1位全加器的平均传输延迟时间,实现两个四位二进制数的加法运算。A 1101；B1011,用四个全加器组成串联电路,特点：串行进位；运算速度慢；电路简单；,加法运算电路是微型机CPU中一个关键部件,例,148,2. 超前进位加法器,作加法运算时，总进位信号由输入二进制数直接产生。,特点,优点：速度快,缺点：电路比较复杂,149,C0,C1,C2,集成芯片,CMOS：CC4008,TTL： 74283 74LS283,150,150,150,具有编码功能的逻辑电路称为编码器。,用文字、符号
41、或者数字表示特定对象的过程（用二进制代码表示不同事物）,编码：,20. 8 编码器,151,分类：,要表示N个信息所需的二进制代码应满足 2n N,n 位二进制代码有 2n 种组合，可以表示 2n 个信息。,普通编码器：每次只有一个输入信号。,优先编码器：可以同时出现多个输入。,二进制代码：,编码后的二进制数。,用二进制代码表示十个数字符号 0 9，又称为 BCD 码（Binary Coded Decimal ）,几种常见的BCD代码：,8421码,余 3 码,2421码,5211码,余 3 循环码,其他代码：,ISO 码，ASCII（美国信息交换标准代码）,二进制代码,二-十进制代码：,15
42、3,153,20. 8. 1 二进制编码器,将输入信号编成二进制代码的电路。,2n个,n位,154,154,(1) 分析要求：输入有8个信号，即 N=8，根据 2n N 的关系，即 n=3，即输出为三位二进制代码。,例：设计一个编码器，满足以下要求： (1) 将 I0、I1、I7 8个信号编成二进制代码。 (2) 编码器每次只能对一个信号进行编码，不允许两个或两个以上的信号同时有效。 (3) 设输入信号高电平有效。,解：,155,155,(2) 列编码表：,156,156,(3) 写出逻辑式并转换成“与非”式,Y2 = I4 + I5 + I6 +I7,Y1 = I2+I3+I6+I7,Y0
43、= I1+ I3+ I5+ I7,157,157,(4) 画出逻辑图,158,158,将十进制数 09 编成二进制代码的电路,20. 8. 2 二 十进制编码器,表示十进制数,159,用 4 位二进制代码对 0 9 十个信号进行编码的电路,1. 8421 BCD 编码器,2. 8421 BCD 优先编码器,3. 集成 10线 -4线优先编码器,（74147 74LS147）,几种常用编码,1. 二-十进制编码,8421 码 余 3 码 2421 码 5211 码 余 3 循环码 右移循环码,循环码（反射码或格雷码）,ISO码,ANSCII（ASCII）码,二-十进制编码器,2. 其他,几种常见
44、的 BCD 代码,161,161,列编码表： 四位二进制代码可以表示十六种不同的状态，其中任何十种状态都可以表示09十个数码，最常用的是8421码。,8421BCD码编码表,162,162,写出逻辑式并化成“或非”门和“与非”门,163,163,画出逻辑图,164,164,法二：,165,165,十键8421码编码器的逻辑图,166,166,当有两个或两个以上的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。,即允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。,20. 8. 3 优先编码器,优先编码：,允许几个信号同时输入，但只
45、对优先级别最高 的进行编码。,编码表,逻辑式,一、三 位二进制优先编码器,设：优先顺序： I 7 I0,（“x” 1或0）,同理：,输入 输出 为原 变量,逻 辑 图,输入 输出 为反 变量,8线 | 3线 编码器,169,169,74LS147 编码器功能表,170,170,例: 74LS147集成优先编码器(10线-4线),74LS147引脚图,低电平 有效,171,171,20.9 译码器和数字显示,译码是编码的反过程，它是将代码的组合译成一个特定的输出信号。,20. 9. 1 二进制译码器,172,输入 n 位二进制代码,如： 2 线 4 线译码器,3 线 8 线译码器,4 线 16
46、线译码器,输出 m 个 信号 m = 2n,173,173,173,例： 3位二进制译码器 ( 3 线 8 线),174,174,状 态 表,例：三位二进制译码器（输出高电平有效）,175,175,写出逻辑表达式,176,176,逻辑图,177,177,例：利用译码器分时将采样数据送入计算机,178,178,工作原理：(以A0A1= 00为例),0,脱离总线,全为“1”,179,179,双 2/4 线译码器,A0、A1是输入端,180,180,74LS139译码器功能表,74LS139型译码器,181,181,20. 9. 2 二-十进制显示译码器,在数字电路中，常常需要把运算结果用十进制 数
47、显示出来，这就要用显示译码器。,182,半导体显示(LED),液晶显示(LCD),共阳极,每字段是一只 发光二极管,一、显示译码器,0 0 0 0 0 0 1,1 0 0 1 1 1 1,0 0 1 0 0 1 0,0 0 0 0 1 1 0,1 0 0 1 1 0 0,0 1 0 0 1 0 0,0 1 0 0 0 0 0, 低电平驱动,0 0 0 1 1 1 1,0 0 0 0 0 0 0,0 0 0 0 1 0 0,1. 半导体数码管,183,共阴极, 高电平驱动,1 1 1 1 1 1 0,0 1 1 0 0 0 0,1 1 0 1 1 0 1,1 1 1 1 0 0 1,0 1 1 0 0 1 1,1 0 1 1 0 1 1,1 0 1 1 1 1 1,1 1 1 0 0 0 0,1 1 1 1 1 1 1,1 1 1 1 0 1 1,184,驱动共阴极数码管的电路, 输出高电平有效,185,驱动共阳极数码管的电路, 输出低电平有效,186,186,2. 七段译码显示器,187,187,七段显示译码器状态表,188,188,七段译码器与数码管的连接图,
