1、,第11章 数字系统测试技术,11.1 数字系统测试的基本原理 11.2 逻辑分析仪 11.4 数据域测试的应用,11.1数字系统测试的基本原理,11.1.1 数字系统测试和数据域分析的基本概念 1 数字系统测试和数据域测试的特点 2 几个术语3 故障模型,1 数字系统测试和数据域测试的特点,电子测试的重要领域-数据域测试 数据域测试的概念,数字系统测试中的困难响应和激励间不是线性关系从外部有限测试点和结果推断内部过程或状态微机化数字系统的软件导致异常输出系统内部事件一般不会立即在输出端表现故障不易捕获和辨认,2 几个术语,故障侦查/检测（Fault Detection）- 判断被 测电路中是
2、否存在故障,故障定位-查明故障原因、性质和产生的位置,以上合称故障诊断，简称诊断,缺陷-构造特性的改变 失效-导致电路错误动作的缺陷 故障-缺陷引起的电路异常，缺陷的逻辑表现缺陷和故障非一一对应，有时一个缺陷可等效 于多个故障,3 故障模型,故障的模型化与模型化故障,（1）固定型故障（Stuck Faults ）,固定1故障(stuck-at-1)，s-a-1固定0故障(stuck-at-0)，s-a-0,（2）桥接故障（Bridge Faults ）,桥接故障:两根或多根信号线间的短接,3 故障模型,（2）桥接故障（Bridge Faults ）,（3）延迟故障（Delay Faults ）
3、,延迟故障:电路延迟超过允许值而引起的故障 时延测试验证电路中任何通路的传输延迟不超过系统时钟周期,3 故障模型,（4）暂态故障（Temporary Faults ）,类型：瞬态故障和间歇性故障,瞬态故障 ：电源干扰和粒子辐射等原因造成 间歇性故障：元件参数变化、接插件不可靠等造成,11.1.2 组合电路测试方法简介, 1 敏化通路法和D算法 2 布尔差分法,1 敏化通路法和D算法,通路（Path）和敏化通路(Sensitized Path),（1）敏化通路法,a f y01 01 0110 10 10,故障a fg:故障传播或前向跟踪,一致性检验或反相跟踪(Backward Trace),电
4、路的敏化过程,1 敏化通路法和D算法,故障传播和通路敏化的条件,通路内一切与门和与非门的其余输入端均应赋于“1”值，而一切或门和或非门的其余输入端应赋于“0”值。,有扇出电路的敏化过程,1 敏化通路法和D算法,扇出对敏化通路的影响，三种情况：单通路和多通路都产生测试矢量仅单通路能产生测试矢量仅多通路能产生测试矢量,小结, 一维敏化不是一种算法,对一特定故障寻找敏化通路时，还应考虑同时敏 化多个单通路的可能组合-多维敏化,对于多维敏化 ，必须寻球一种真正的算法 - D算法,2 敏化通路法和D算法,（2）D算法,简化了多通路敏化法 容易用计算机实现,D ：正常电路逻辑值为1，故障电路为0的信号,D
5、 ：正常电路逻辑值为0，故障电路为1的信号, 简化表,又称电路的原始立方-简化的真值表,形成：逻辑门用它的输出顶点名称表示门输出顶点的标号大于所有输入顶点的标号,2 敏化通路法和D算法,基本门电路的简化表,2 敏化通路法和D算法,电路的简化表举例,2 敏化通路法和D算法, 传递D立方,描述正常功能块对D矢量的传递特性表明敏化通路的敏化条件对被测电路的一种结构描述,把元件E输入端的若干故障信号能传播至E的输出端的最小输入条件传递D立方,构造传递D立方的Roth交运算规则,2 敏化通路法和D算法,基本门电路的传递D立方, 传递D立方,2）敏化通路法和D算法,故障的原始D立方,-元件E的输出处可产生
6、故障信号D或D的最小输入条件,区别：故障原始D立方实为激活故障的条件 故障传递D立方为传播故障信号的条件,2 布尔差分法,用数学方法来研究故障的传播 优点：普遍性、完备性、严格、简洁、明晰 可以用于多输出电路及多故障的测试,11.1数字系统测试的基本原理,11.1.3 时序电路测试方法简介 ,11.1.3 时序电路测试方法简介,引言,时序逻辑电路的测试比组合电路困难,时序电路中存在反馈，对电路的模拟、故障的侦查和定位带来困难,时序电路中， t时刻的输出响应，既取决于t时刻的输入，又取决于在此以前的输入，甚至可能与从初始状态一直到时刻t的所有输入都有关系,时序电路的存贮作用往往使电路中一个单故障
7、相当于组合电路中的多故障，测试时序电路中一个故障不再是单个简单的测试矢量，而需要一定长度的输入矢量序列,11.1.3 时序电路测试方法简介,引言,时序时序电路的测试生成需特别考虑,既要处理逻辑相关性又要处理时序相关性,需要特别处理诸如时钟线、反馈线、状态变量线等连线,需要建立全电路正确的时序关系,采用可测试设计和内建自测试技术可显著提高时序电路测试效率,1 迭接阵列,用于建立时序电路的组合化模型 原理：将时序电路各时段上的函数关系 空间上的函数关系 组合电路的D算法等生成测试矢量,时序电路的一般模型,1 迭接阵列,阵列单元模型,形成：把反馈线断开，把某时刻的电路展开成一个阵列单元。阵列单元的输
8、入是主输入X(j)和现态y(j)，输出是主输出Z（j）和次态y（j+1），把1，2，k各时刻的阵列单元串接起来，就组成一个迭接阵列模型。,缺点：对大型时序电路，计算量太大,11.1数字系统测试的基本原理,11.1.5 数据域测试系统 1 系统组成 2 数字信号激励源,1 系统组成,数据域测试系统的组成,1 系统组成,（1）数字信号源,作用和功能,为数字系统的功能测试和参数测试提供输入激励信号,产生图形宽度可编程的并行和串行数据图形,产生输出电平和数据速率可编程的任意波形,产生可由选通信号和时钟信号控制的预先规定的数据流,1 系统组成,（2）特征分析,采用特征分析技术的必要性,对各节点逐一地测试
9、与分析使测试成本巨增,受封装的限制，从多节点观察测试响应受到限制,内测试的需要,特征分析技术-从被测电路的测试响应中提取出“特征”（Signature），通过对无故障特征和实际特征的比较进行故障的侦查和定位,1 系统组成,（3）逻辑分析,逻辑分析用于测试和分析多个信号之间的逻辑关系及时间关系,逻辑分析仪的特点,通道数多,存储容量大,可以多通道信号逻辑组合触发,数据处理显示功能强,11.2 逻辑分析仪,主要内容: 逻辑分析仪的特点与分类 逻辑分析仪的基本组成原理 逻辑分析仪的触发方式 逻辑分析仪的显示方式 逻辑分析仪的主要技术指标与发展趋势 逻辑分析仪的应用,11.2.1 逻辑分析仪的特点与分类
10、,1. 逻辑分析仪的特点:,输入通道多数据捕获能力强,具有多种灵活的触发方式具有较大的存储深度,可以观察单次或非周期信号显示方式丰富能够检测毛刺,2. 逻辑分析仪的分类:,按工作特点分类:(1) 逻辑状态分析仪(2) 逻辑定时分析仪按结构特点分类:(1) 台式逻辑分析仪(2) 便携式逻辑分析仪(3) 外接式逻辑分析仪(4) 卡式逻辑分析仪,台式逻辑分析仪,TLA 612,便携式逻辑分析仪,卡式逻辑分析仪,外接式逻辑分析仪,Agilent E9340A,11.2.2 逻辑分析仪的组成原理,逻辑分析仪的组成结构如图11-1所示，它主要包括数据捕获和数据显示两大部分。,数据捕获包括采样、触发产生、数
11、据存储部分。,原理: 输入与门限比较整形为电平 采样数据字与设置的触发字比较，两者符合触发产生 在触发信号作用下，对数据进行读写（数据存储）,11.2.3 逻辑分析仪的触发方式,数据流：逻辑分析仪对被测信号连续采样获得的一系列数据。,触发的含义：由一个事件来控制数据获取，即选择观察窗口的位置。 跟踪：采集并显示数据的一次过程称为一次跟踪,触发字,数据流,数据窗口,跟踪开始,观察窗口宽度： 逻辑分析仪存储深度,1 组合触发,组合触发：多通道信号的组合作为触发条件，即数据字触发。每个通道的触发条件可为： “ 1 ”“ 0 ”“ x ” 如：8个通道的组合触发条件设为：“011010X1”则：该8个
12、通道中出现数据：01101001 或01101011 时均触发,基本的 触发跟踪方式：,触发起始跟踪,触发终止跟踪,2 延迟触发,在数据流中搜索到触发字时，并不立即跟踪，而是延迟一定数量的数据后才开始或停止存储数据. 因此触发开始跟踪加延迟 ，触发字位于数据观察窗口之外。,3 序列触发,多个触发字的序列作为触发条件，当数据流中按顺序出现各个触发字时才触发。,4 手动触发（随机触发）,无条件的人工强制触发，因此观察窗口在数据流中的位置是随机的。,5 限定触发,11.2.4 逻辑分析仪的显示方式,每个通道的信号用一个伪方波显示，多个通道同时显示。,1 波形显示,2 数据列表显示,将每个通道采集到的
13、值组合成数据，按采样顺序显示。,3 反汇编显示,将数据流按照被测CPU指令系统反汇编后显示。,4 图解显示,将屏幕X，Y方向分别作为时间轴和数据轴进行显示的一种方式。它将要显示的数据通过D/A转换器变为模拟量，按照存储器中取出数据的先后顺序将转换所得的模拟量显示在屏幕上，形成一个图像的点阵。,11.2.5 逻辑分析仪的技术指标,主要技术指标,定时分析最大速率。 状态分析最大速率。 通道数。 存储深度。 触发方式。 输入信号最小幅度。 输入门限变化范围。 毛刺捕捉能力。,11.2.6 逻辑分析仪的应用,1 硬件测试及故障诊断,例：ROM的指标测试,例：毛刺信号的测试,2 软件测试与分析,逻辑分析
14、仪也可用于软件的跟踪调试，发现软硬件故障，而且通过对软件各模块的监测与效率分析还有助与软件的改进。,例：分支程序的跟踪,11.4数据域测试的应用,11.4.1 误码率测试在数字通信系统中，误码率是一个非常重要的指标。 1误码率概念 误码率定义:二进制比特流经过系统传输后发生差错的概率。 测量方法：从系统的输入端输入某种形式的比特流，用输出，与输入码流比较，检测出发生差错的位数，差错位数和传输的总位数之比为误码率。,2误码测试原理,误码仪由发送和接收两部分组成，发送部分的测试图形发生器产生一个已知的测试数字序列，编码后送入被测系统的输入端，经过被测系统传输后输出，进入接收部分解码；接收部分的测试
15、图形发生器产生相同的并且同步的数字序列，与接收到的信号进行比较，如果不一致，便是误码；用计数器对误码进行计数，然后记录存储，分析后显示测试结果。,（1）测试图形,一般测试图形选用伪随机二进制序列来模拟数据的传输，或用特殊的字符图形来检查图形的相关性和临界效果时间效应。 根据特征多项式，使用异或门和移位寄存器即可产生伪随机序列信号 例 511码，特征多项式为,（2）误码检测,基本的误码检测电路是异或门，当两个数据图形完全相同且同步时，异或门输出为0；当接收的数据流中某位出现错误时，异或门输出为1。,错误位,误码分析和数据记录,误码仪除检测出误码，并计算出误码率外，还应对测量数据进行分析，如根据不
16、同误码率占总测量时间的百分比，确定被测系统的工作状况。,11.4.2 嵌入式系统测试,嵌入式微处理器的可测性总体设计 主要包括CPU核、数据及指令缓存启动ROM、DMA控制器、I/O控制器、存储控制器等部件。,CPU核：主要是一个4级的流水线结构，每两站之间有站寄存器，用来存储从上一站传到下一站的数据，采用BILBO（内部逻辑快观察）测试。 存储器：指令和数据缓存分别用4K的RAM实现，另外还有512Byte的启动ROM，都是普通的存储器结构，因此采用通用的BIST测试方法。 DMA控制器、内部总线、I/O控制器、存储控制器和CPU核中不包括在流水线内的逻辑是普通的逻辑电路，采用部分扫描测试方法。 嵌入式微处理器符合边界扫描测试标准IEEE1149.1，芯片的每一个I/O口都附加有一个扫描单元TAP控制器成为整个芯片的测试控制中心。,
