1、第二章组合逻辑电路,2013 年 3月,第二章 组合逻辑电路,本章内容,1.组合逻辑电路的分析方法,3.常用的中规模集成电路的功能和使用方法,本章重点：,2.用逻辑门电路设计组合逻辑电路,2.1 组合逻辑电路的分析与设计,组合逻辑电路的特点 任何时刻输出信号只决定于该时刻的输入信号，而与电路原来的状态无关 组合逻辑电路的结构特点 没有反馈通路 不含记忆单元 组合逻辑电路的一般形式Y=F X1 , X2, Xm ,组合逻辑电路表示方法 真值表、卡诺图、逻辑表达式、波形图（时间图）和逻辑图,2.1 组合逻辑电路的分析与设计 2.1.1 组合逻辑电路的分析,所谓组合逻辑电路的分析，就是根据给定的逻辑
2、电路图，求出电路的逻辑功能。,1. 分析方法,(1)由逻辑图写表达式；根据给定的逻辑电路，从输入端开始，逐级推导出输出端的逻辑函数表达式。(2)进行化简，求出输出函数的最简与或表达式；(3)列真值表；根据输出函数表达式列出真值表。 (4)描述逻辑功能。用文字概括出电路的逻辑功能。,例2-1 试分析图2-1所示电路的逻辑功能。,解：第一步：由逻辑图可以写输出F的逻辑表达式为：,图2-1 例2-1逻辑电路图,2.1.1 组合逻辑电路的分析 2.分析举例,第二步：化简为最简与或式F = AB+AC+BC,第三步：列出真值表如表2-1所示。,表2-1 例2-1真值表,第四步：确定电路的逻辑功能。由真值
3、表可知，三个变量输入，只有两个及两个以上变量取值为1时，输出才为1。所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。,例2-2试分析下图所示电路的逻辑功能。,解：从逻辑图写逻辑表达式 化简逻辑表达式：,由表达式可知，该电路的功能是完成同或运算。,2.1.2 组合逻辑电路的设计,组合逻辑电路的设计就是根据给出的实际逻辑问题，求出实现这一逻辑功能的最简逻辑电路。,所谓的最简就是指实现的电路所用的器件数最少、器件的种类最少、器件之间的连线也最少。,1.设计方法,进行逻辑抽象, 分析设计要求，确定输入变量和输出变量的逻辑因果关系；, 设定输入变量和输出变量, 定义逻辑状
4、态的含义，即逻辑状态的赋值；,根据给定的逻辑因果关系列出逻辑真值表。,化简,用卡诺图或代数法化简,根据最简式画出逻辑电路图,真值表,电路功能描述,例2-3：设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。,设楼上开关为A，楼下开关为B，灯泡为F。并设开关A、B掷向上方时为1，掷向下方时为0；灯亮时F为1，灯灭时F为0。根据逻辑要求列出真值表。,1,1,实际电路图：,2.设计举例,2,逻辑表达式或卡诺图,最简与或表达式,化简,3,2,已为最简与或表达式,4,逻辑变换
5、,5,逻辑电路图,用与非门实现,用同或门实现,上节复习,1、组合逻辑电路有何特点？ 2、某车间有四台电机A、B、C、D，今要求A必须开机；其他三台电机中至少有两台开机。如果不满足以上要求，则指示灯熄灭。指示灯亮为1，熄灭为0.电机开机信号送至输入端为1，否则为0.用与非门构成指示灯亮的逻辑电路。,真值表,电路功能描述,例2-4：用与非门设计一个交通报警控制电路。交通信号灯有红、绿、黄3种，3种灯分别单独工作或黄、绿灯同时工作时属正常情况，其他情况均属故障，出现故障时输出报警信号。,设红、绿、黄灯分别用A、B、C表示，灯亮时其值为1，灯灭时其值为0；输出报警信号用F表示，灯正常工作时其值为0，灯
6、出现故障时其值为1。根据逻辑要求列出真值表。,1,1,2,逻辑表达式,最简与或表达式,化简,3,2,4,逻辑变换,3,4,5,逻辑电路图,5,2.3 加法器和算术逻辑单元,2.3.1 加法器,1.半加器 半加的概念、规则和真值表 半加：两个1位二进制数相加，叫做半加。 半加规则：两个一位二进制数相加，有三种情况：,真值表：如果Ai和Bi是两个相加的1位二进制数，Si是半加和，Ci是半加进位，根据半加规则可列出真值表。, 逻辑表达式 由真值表可直接写出, 逻辑图,2.全加器,实际作二进制数加法时, 两个加数都不会是1位的,因此不考虑低位进位的半加器是不能解决问题的。,(1) 全加的概念和全加器,
7、 全加的概念,Ai、Bi：加数，Ci-1：低位来的进位，Si：本位的和，Ci：向高位的进位。,(2) 逻辑表达式,(3) 逻辑图 用两个半加器和一个或门即可组成全加器，其逻辑电路图如下：,(4) 全加器逻辑符号,2.3.2 集成加法器,串行进位加法器（模仿手工计算方式）,首先求最低位的和，并将进位向高位传递，由低向高逐次求各位的全加和，并依次将进位向高位传递，直至最高位。每一位的相加结果都必须等到低一位进位产生以后才能建立，传输延迟时间长（最差需要经过4个全加器的延迟时间）。,特点：进位信号是由低位向高位逐级传递的，速度不高。,为了提高运算速度，在逻辑设计上采用超前进位的方法，即每一位的进位根
8、据各位的输入同时预先形成，而不需要等到低位的进位送来后才形成，这种结构的多位数加法器称为超前进位加法器。,1、4位超前进位加法器,全加器是是3个1位二进制数进行相加“求和”及“进位”的逻辑电路。若3个1位二进制数的取值为1是奇数个，则其“和数”必为1；若其中任意两个取值为1，则“进位”Ci+1为1。由此可得进位信号的表达式为：,4位超前进位加法器就是由四个全加器和相应的超前进位逻辑电路组成的。4位二进制超前进位加法器的逻辑电路结构示意图如下图所示。,74LS283是典型的4位二进制超前进位加法器，74LS283逻辑图和引脚排列图如下图所示。其中A3A2A1A0和B3B2B1B0分别为4位二进制
9、被加数和加数输入， CI为相邻低位的进位输入，S3S2S1S0为相加后的4位和输出， CO为相加后的进位输出。,2.集成加法器74LS283的应用 例25用74283实现两个7位二进制数的加法器。 解：两个7位二进制数的加法运算需要用两片74283才能实现。按照加法的规则，低四位的进位输出CO应接高四位的进位输入CI，低四位的进位输入应接0，高位模块的多余输入端A3、B3也要接0。连接电路如下图所示。注意，在片内是超前进位，而片与片之间是串行进位。,2.4 数值比较器,2.4.1数值比较器的设计,用来完成两个二进制数的大小比较的逻辑电路称为数值比较器。,1. 1位数值比较器,2. 4位数值比较
10、器,要比较的是两个4位二进制数 ，比较的结果用L、G、M表示，AB时，L=1；A=B时G=1；AB时M=1。,(1) 比较方法,从最高位开始比较，依次逐位进行，直到比较出结果为止。,(2) 逻辑表达式,(3) 逻辑图,变换表达式可方便地画出4位数值比较器的逻辑图。,2.4.2 集成数值比较器74LS85,集成数值比较器74LS 85是采用并行比较结构的4位二进制数比较器。它的逻辑符号如下图所示。,集成数值比较器7485的扩展与应用,例2-6试用两片74LS85扩展构成8位数值比较器，画出逻辑图。,对于两个8位数，若高4位相同，它们的大小则由低4位比较器的比较结果确定。因此，低4位的比较结果应作
11、为高4位的条件，即低4位比较器的比较输出端应分别与高4位比较器的级联输入端连接。低四位数值比较器7485(L)的比较输出端AB、Ab、ab、aB、AB、A=B为八位数值比较器的比较输出端。,上节复习,用4位二进制加法器实现8421BCD码转换为余3码电路,例2-7用74LS85设计4位二进制数的判别电路。当输入二进制数A3A2A1A01011B时，判别电路输出Y为1，否则输出Y为0。,将输入二进制数A3A2A1A0与二进制数1011B进行比较，即将7485的A输入端接A3A2A1A0，B输入端接1011，当输入二进制数A3A2A1A01011B 时，比较器AB端输出为1。因此，可用AB端作为判
12、别电路的输出Y。,2.6 译码器与数据分配器,译码是将含有特定含义的二进制代码变换为相应的输出控制信号或者另一种形式的代码。实现译码的电路称为译码器。,2.6.1 译码器的分析及设计,1. 二进制译码器,把二进制代码的各种状态，按其原意翻译成对应输出信号的电路，叫做二进制译码器，也称为变量译码器，因为它把输入变量的取值全翻译出来了。, 3位二进制译码器的真值表, 逻辑表达式, 逻辑图 3位二进制译码器逻辑图如下图所示。,由于译码器各个输出信号逻辑表达式的基本形式是有关输入信号的与运算，所以它的逻辑图是由与门组成的阵列，这也是译码器基本电路结构的一个显著特点。,二进制译码器的主要特点,功能特点,
13、二进制译码器是全译码的电路，它把每一种输入二进制代码状态都翻译出来了。如果把输入信号当成逻辑变量，输出信号当成逻辑函数，那么每一个输出信号就是输入变量的一个最小项，所以二进制译码器，在其输出端提供了输入变量的全部最小项。,电路结构特点,二进制译码器的基本电路是由与门组成的阵列，如果要求输出为反变量即低点平有效，则只需将与门阵列换成与非门阵列就可以了，这也是集成二进制译码器采用的电路结构形式。,2.二十进制译码器,将十进制数的二进制编码即BCD码翻译成对应的十个输出信号的电路，叫做二-十进制译码器。,8421BCD译码器的逻辑图。,2.6.2 集成译码器,集成二进制译码器：双2线4线译码器：74
14、LS139； 3线8线译码器74LS138；4线16线译码器74154。 集成二十进制译码器：74LS145。 集成显示译码器：74LS48等。,1. 3线8线集成译码器74LS138,有3个使能输入端，3个输入端A、B、C，8个输出信号。,例2-8 用一个3线-8线译码器实现函数,解：将3个使能端按允许译码的条件进行处理，即G1接高电平， 和 接地；第二步，将函数F转换成最小项表达式,将输入变量X、Y、Z对应变换为C、B、A端，并利用摩根定律进行变换得到,实现题目所指定的组合逻辑函数的电路图如下图所示。,例2-9 用74138译码器实现一位减法器。,解：一位减法器能进行被减数Ai与减数Bi和
15、低位来的借位信号Ci相减，得到差Di和该位向高位的借位Ci+1。设计过程如下：,(1) 根据减法器的功能，列出真值表,(2)根据真值表写出最小项表达式并进行转换,(3) 根据最小项表达式画出逻辑图，如下图所示。,例2-9 试分析下图中利用两片74138译码器扩展构成4线-16线译码器的工作原理。,该逻辑图为4线-16线译码器: A3A2A1A0在 00001111范围内变化时，CS0CS15中有一个输出为低电平，,3、集成显示译码器74LS48,驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号等翻译成人们习惯的形式，并直观地显示出来的电路，称为显示译码器。,（1）数码显示器,发光二极
16、管数码管（LED数码管）,优点：亮度高，响应时间短； 缺点：工作电流大。,74LS48的逻辑符号,（2）七段显示译码器74LS48,灭灯 控制端,七段显示器译码器把输入的BCD码，翻译成驱动七段LED数码管各对应段所需的电平。74LS48驱动共阴极七段发光二极管显示器。,试灯输入,动态灭灯 输入,74LS48功能表,上节复习,1、用3-8译码器实现下列函数2、为了使74LS138译码器的 输出为低电平，请标出各输入端的逻辑电平。,2.6.3 数据分配器,在数据传送中，有时需要将某一路数据分配到不同的数据通道上，实现这种功能的电路称为数据分配器，也称多路分配器。4路数据分配器的功能框图和真值表，
17、如下图所示。,输入信号D为一路数据输入，D3D0为4路数据输出，A1A0为地址选择码输入。输入数据D在地址选择码输入信号A1A0控制下，传送到D3D0不同数据输出端上。,实际使用中，用译码器来实现数据分配的功能。例如，用74LS138译码器实现八路数据分配的功能。用74LS138作为数据分配器功能示意图如下：,74138的3个译码输入端用作数据分配器的地址输入，8个输出端用作8路数据输出，3个输入控制端中的 用作数据输入。功能表如下：,若需要将输入数据转送至输出端 ，地址输入应为CBA=010,例2-10 如图所示电路是由74138组成的4路数据分配器。画出电路在图中所示的波形作用下 的输出波
18、形。,2.7.1数据选择器的类型及功能数据选择器是一种能从2n路输入数据中选择一路数据输出的组合逻辑电路。每次在n位地址输入的控制下，从2n路输入数据中选择一路输出，其功能类似于一个单刀多掷开关。其逻辑符号和功能如下图所示。,2.7 数据选择器,4选1数据选择器,功能表,4选1数据选择器电路图,【例211】试分别用4选1数据选择器和8选1数据选择器实现逻辑函数:,解：（1）选AB作为MUX的地址变量，按AB两个变量的最小项形式变换函数F。化简逻辑函数的表达式为：,当4选1 MUX的地址变量A1A0=AB时，MUX的数据输入端D0为：,根据数据输入端的表达式可知，实现D0和D2需要附加两个与门。
19、由此可以画出用4选1数据选择器实现逻辑函数F的逻辑图，如下图所示。,（2）选ABC作为MUX的地址变量，按ABC三个变量的最小项形式变换函数F。化简逻辑函数的表达式为：,当8选1 MUX的地址变量A2A1A0=ABC时，MUX的数据输入端 分别为、0、 D、D、D、0、0、1根据数据输入端的表达式可以画出用8选1数据选择器实现逻辑函数F的逻辑图，如右图所示。,2.7.2 集成数据选择器,1. 4选1数据选择器74LS153 4选1数据选择器74LS153的逻辑符号和真值表如下图所示。一片74LS153数据选择器包含两个完全相同的4选1数据选择器，共用一对地址输入A1A0，为了简化逻辑符号和真值
20、表，在此图中只画了一半。,74LS153除了有数据输入和地址输入外，还有一个使能端。由真值表可以写出逻辑表达式: 当使能端 1时，153数据选择器不工作，组件为禁止状态，输出Y为0（与其他输入信号无关）；当使能端 0时，74LS153数据选择器正常工作，由地址输入A1A0的一组代码选择相应输入信号从Y输出。,2. 8选1数据选择器74LS15174LS151是常用的集成八选一数据选择器，它有1个使能端 ， 3个地址输入端A2A1A0，可选择D0D78个数据源，具有两个互补输出，同相输出Y和反相输出 。其逻辑图和功能表如下所示。,由逻辑图和功能表可知，该逻辑电路的基本结构为与-或-非形式。使能信
21、号为低电平有效。,输出Y的表达式为：,式中mi为A2A1A0的最小项。例如，当A2A1A0=011时，根据最小项性质，只有m3=1，其余都为0，所以Y=D3，即D3传送到输出端。,例2-12 试用8选1数据选择器74LS151实现右表所示逻辑函数。,解：根据真值表，其逻辑函数的最小项表达式为,将上式转换成与74LS151选择器对应的输出形式,当取8选1数据选择器151的地址变量A2A1A0=ABC时，151的数据输入端D3、D4、D6、D7应接1，式中没有出现的最小项为m0、m1、m2、m5，其数据输入端D0、D1、D2、D5应接0。逻辑图如右图所示。,【例2-13】试用8选1数据选择器74L
22、S151实现逻辑函数：,解：选择地址变量，确定Di。原则上，地址变量的选择是任意的，但选择合适了才能使电路简化。,若选择ABC作为MUX的地址变量，则引入变量为D。按ABC三个变量的最小项形式变换函数Y，化简逻辑函数的表达式为：,显然，当取8选1数据选择器151的地址变量A2A1A0=ABC时，MUX的数据输入端D0 、D21、D3D4D、D6=1、D7= ，式中没有出现的最小项为m1、m5，其控制变量D1、D5应接0，由此可以画出逻辑图，如下图所示。,若选择ACD作为MUX的地址变量，则引入变量为B。按ACD三个变量的最小项形式变换函数Y，化简逻辑函数的表达式为：,显然，当取8选1数据选择器
23、151的地址变量A2A1A0=ACD时，151的数据输入端D0D5=1、D1D3D4D6=B，式中没有出现的最小项为m2、m7，其控制变量D2、D7应接0，由此可以画出逻辑图，如右图所示。,试用8选1数据选择器74LS151实现逻辑函数：,1. 组合逻辑电路的分析,3.常用中规模组合逻辑器件 加法器、数值比较器、译码器、数据分配器、数据选择器,本章小结,2. 组合逻辑电路的设计,第一章 数字逻辑基础,本章内容,1. 二、十、十六进制之间的转换方法,2.逻辑函数的代数化简和卡诺图化简方法,本章重点：,3.逻辑函数的描述方法,知识准备：,模拟量：在时间和数值上都是连续变化的物理量,模拟信号：表示模
24、拟量的信号。如电压、电流、温度、声音等。,模拟量、模拟信号、模拟电路,模拟电路：处理模拟信号的电路。,数字量：时间和数值上都不连续变化的物理量,数字信号：表示数字量的信号。如电子表的秒信号、记录零件数目等。,数字量、数字信号、数字电路,数字电路：产生、存储、变换、处理、传送数字信号的电路。,脉冲信号：持续时间短暂的跃变信号,数字电路：不仅能完成算术运算而且能完成逻辑运算,数字逻辑电路或逻辑电路,数字量、数字信号、数字电路,分析和设计逻辑电路的基本数学工具-逻辑代数,采用0、1二种数值表示数字量，又称为二进制信号。,数字电路中的运算主要是逻辑运算， 而对数字电路的设计主要是进行逻辑设计。,1.1
25、 数制和代码数制：按某种进位制来表示某个数的值。,几种常用的数制 1.十进制(Decimal) 2.二进制(Binary) 3.十六进制(Hexadecimal)与八进制（Octal）,1.1.1 十进制数和二进制数,1.十进制（D）的特点,以10为基数，每位数可用0，1，.，9十个数码表示， 当所表征的数值较大时，可用多位数码来表示， 其低位与相邻高位间的关系是“逢十进一”。,例：十进制数143.75其按权展开式为143.75=1102+ 4101+ 3100+ 710-1+ 510-2,一般地,任意一个十进制数均可表示为,2.二进制（B）的特点,以2为基数，每位数仅用0或1两个数码来表示。
26、其低位与相邻高位间的关系是“逢二进一”。,任意一个二进制数均可表示为:,例：二进制数101.11B其按权展开式为101.11B =122+ 021+ 120+12-1+ 12-2,优点：结构简单储存和传递可靠运算简便,1.1.2 十六进制数和八进制数 1.十六进制（H）的特点以16为基数，每位数用十六个数码来表示，即09、A（ 10 ）、B（ 11 ）、C（12）、D（13）、E（14）、F（15）。当用多位数码来表示数值时，其低位与相邻高位间的关系是“逢十六进一”。任意一个十六进制数均可表示为:例：十六进制数(2A.7F)H其按权展开式为(2A.7F)H =2161+ A160+716-1+
27、 F16-2,1.1.2 十六进制数和八进制数2.八进制（o）的特点数符：0 7（8为基数）进位：逢八进一按权展开：,由于数字电路中常用的数制有十进制、二进制和十六进制。 故需熟练掌握其相互间的转换。,1.1.3 不同进制数之间的转换1.二进制数转换为十六进制数以小数点为中心分别向左右按四位一划分，然后把每四位所对应的值对应地转换成一位十六进制数,整理即可。2.十六进制数转换为二进制数用4位二进制数代替1位十六进制数例： 3AB9H = 0011 1010 1011 1001B,例：将二进制数1011110.1011001B转换为等值的十六进制数。 0101,1110.1011,0010B 5
28、 E . B 2H,1.1.3 不同进制数之间的转换 3.十六进制数转换为十进制数将十六进制数按权展开相加 例:1F3D.5H=163116215161316013+ 16-15=4096125615163113+0.06255=409638404813+0.3125=7997.3125 4.十进制数转换为十六进制数十进制整数除基（16）取余法 例： 将38947转换成16进制,所以,1.1.3 不同进制数之间的转换 4.十进制数转换为十六进制数十进制小数乘基（16）取整法 如： 将0.6875转换成十六进制,整数部分=11(B),所以,练习：将十进制数39.625转化为十六进制数。,5.二进
29、制数与十进制数间的相互转换 以十六进制数为桥梁实现二进制数与十进制数间的转换 将二进制数按权展开相加 如：将二进制数1011.01转换成十进制数 1011.01B=231220211201+ 2-10+ 2-20=802100.25=11.25 采用整数“除基取余”法和小数“乘基取整”法将十进制数转换为二进制数,所以,如：将39.625转换成二进制数,1.1.4 二进制符号数的表示法,1.机器数与真值,机器数：用数的符号和数值部分一起编码表示符号数 真 值：机器数所代表的实际数值 无符号数：符号位也当做数值的数,2.原码,最高位为符号位,0为“+”,1为“-”；数值取绝对值真 值： X1=10
30、5=+01101001B X2=-105=-01101001B机器数： X1原= 01101001B X2原=11101001B 原码表示简单直观,加减运算复杂,二进制数与十进制数一样有正负之分。在计算机中，常用数的符号和数值部分一起编码的方法表示符号数。常用的有原码、反码和补码表示法。这几种表示法都将数的符号数码化。通常正号用“0”表示，负号用“1”表示。,1.1.4 二进制符号数的表示法,3.反码,正数的反码与原码表示相同；负数反码为它的绝对值按位（连同符号位）取反真 值： X1=105=+01101001B X2=-105=-01101001B机器数： X1反= 01101001B X2
31、反=10010110B,4.补码,真 值： X1=105=+01101001B X2=-105=-01101001B机器数： X1补= 01101001B X2补=10010111B 直接求补码：从低位向高位扫描，保留直至第一个“1”的所有位，以后各位按位取反,正数的补码表示与原码相同；负数的补码为其绝对值的补数，连同符号位按位取反后加1,【上节知识复习】,1、分别写出49和49的二进制原码、反码和补码。设码长为8位,2、求十六进制补码64H、AF3CH的真值。,4.补码,用补码表示时，可以把减法转换为加法 例：64-10=64+（-10）=5464补= 40H=0100 0000B 10补=
32、 0AH=0000 1010B -10补= 1111 0110B,补码表示的优点：加减运算方便,注：微机中，凡是符号数一律用补码表示，运算的结果也是用补码表示,数字系统不仅用到数字，还要用到各种字母、符号和控制信号等。为了表示这些信息，常用一组特定的二进制数来表示所规定的字母、数字和符号，称为二进制代码。建立这种二进制代码的过程称为编码。常用的二进制代码有二-十进制代码(BCD码)和ASCII码。,1.1.5 二进制代码,1.二-十进制代码（BCD码）,BCD码用四位二进制数表示09十个数码。主要有：,8421码,5421码,2421码,含权码,4221码,不含权: 余3码,常见BCD码一览表
33、,余3码:8421BCD码+0011,有权BCD码每位二进制码元都有确定的位权值，可以根据位权展开求它所代表的十进制数8421码（自然权码）、2421码、5121码,例：(863)10=(1000 0110 0011)8421BCD（0011 1001 0101）8421BCD（395）10（110001011）2 (0011 1001 0101）8421BCD （001110010101）2,1.1.5 二进制代码,8421BCD码是BCD代码中最常用的一种。其代码中从左到右每一位的“1”分别表示8、4、2、1，故取名为8421码。它属于有权码。其特点是：编码的含义与自然二进制数的值相同，便
34、于记忆和应用。,2.循环码,循环码又称为反射码、格雷码 。循环码中每1位代码从上到下的排列顺序都是以固定的周期进行循环的。任意相邻两个代码（注意，十进制数0和15也相邻），只有一个码元不同。,3.ASCII码：标准信息交换码,查表1-6可得对应的ASCII码,ASCII码是一种用7位二进制数码表示数字、字母或符号的代码。它已成为计算机通用的标准代码，主要用于打印机、绘图机等外设与计算机之间传递信息。,1.2 逻辑运算,逻辑关系 事物（条件、事件）之间的一种因果关系,反应和处理这种因果关系的数学工具 逻辑代数,逻辑代数由逻辑变量和逻辑运算组成,变量取值不是1就是0，没有第三种可能。二值逻辑变量
35、1和0并不表示数值的大小，它们代表两种不同的逻辑状态 只有两种对立逻辑状态的逻辑关系称为二值（数字）逻辑,1.2.1基本逻辑运算,三种基本逻辑运算：逻辑“与”、 逻辑“或” 、逻辑“非”,当决定某一事件的全部条件都具备时，该事件才会发生，这样的因果关系称为与逻辑。,设定逻辑变量并状态赋值：逻辑变量：A和B，对应两个开关的状态。1闭合，0断开；逻辑函数：Y，对应灯的状态，1灯亮，0灯灭。,描述逻辑关系的图表称为真值表,1.与运算（AND）,2. 或逻辑（OR）,当决定某一事件的所有条件中，只要有一个具备，该事件就会发生，这样的因果关系叫做或逻辑。,或逻辑符号,A,B,Y,3. 非逻辑（NOT）,
36、当某一条件具备了，事情不会发生；而此条件不具备时，事情反而发生。这种逻辑关系称为非逻辑或逻辑非。,非逻辑符号,A,Y,1、与非,真值表,2、或非,真值表,1.2.2 复合逻辑运算,3、异或,真值表,4、同或,真值表,F=XY=XY+XY,在数字电路中，通常用电路的高电平和低电平来分别代表逻辑1和逻辑0，在这种规定下的逻辑关系称为正逻辑。反之，用低电平表示逻辑1，用高电平表示逻辑0，在这种规定下的逻辑关系称为负逻辑。 将电平和逻辑取值之间对应关系给以规定称为逻辑规定。,对于一个数字电路，既可以采用正逻辑，也可采用负逻辑。同一电路，如果采用不同的逻辑规定，那么电路所实现的逻辑运算是不同的。,1.2
37、.3 正负逻辑问题,1.正负逻辑的规定,几种逻辑运算的正逻辑和负逻辑电平关系。,逻辑运算正逻辑电平关系 逻辑运算负逻辑电平关系,正与负或 负与正或 正与非负或非 负与非正或非,1.2.3 正负逻辑问题,1.正负逻辑的规定,2.正负逻辑的等效变换,逻辑函数：描述输入逻辑变量和输出逻辑变量之间因果关系。逻辑函数有各种不同的表示形式，即使同一类型的表达式也有可能有繁有简,在数字系统中，实现某一逻辑功能的逻辑电路的复杂性与描述该功能的逻辑表达式的复杂性直接相关。一般来说，逻辑函数表达式越简单，设计出来的相应的逻辑电路越简单。,1.4 逻辑函数的代数化简法,所以进行逻辑函数的化简，代数化化简是常用方法。
38、,方法：利用逻辑代数中的基本公式和定理进行化简。,1.4.1 基本公式和定律,1.常量之间的关系（公理）,2.变量和常量之间的关系,3.与普通代数相似的定理,1.4.1 基本公式和定律,3.与普通代数相似的定理,4.逻辑代数的一些特殊定理,用代数法化简下列逻辑函数,【上节知识复习】,1.4.1 基本公式和定律,5.若干常用公式,1.4.1 基本公式和定律,6.关于异或运算的一些公式,代入规则在任何一个逻辑等式中，如果将等式两边出现的某变量的地方，都用一个函数代替，则等式依然成立。 2. 反演规则对任意一个函数如将其表达式中所有的与()或(+)， 10， 原变量A非变量A，得到的逻辑函数是反函数
39、。 注：保持原来的运算优先顺序；对于反变量以外的非号应保留不变。 例： 求其反变量。,1.4.2 基本运算规则,3. 对偶规则对于任何一个逻辑函数表达式，如果与（）或(+) ， 10， 得到表达式的对偶式 例：求下列逻辑式的对偶形式1. 逻辑函数的最简表达式 逻辑函数表达式与逻辑电路有关，而实际问题中的逻辑表达式往往不是最简形式，因此需要对逻辑表达式进行化简。 最简的逻辑表达式构成的逻辑电路不仅节省器件，还可以降低成本提高电路的可靠性。,1.4.2 基本运算规则,1.4.3逻辑函数代数化简法,1. 逻辑函数的最简表达式,1.4.3逻辑函数代数化简法,5种不同形式的最简逻辑表达式 （1）最简与或
40、式 （2）最简与非与非式 （3）最简与或非 （4）最简或与式 （5）最简或非或非式,最简与或表达的条件 （1）乘积项（即相与项）的数目最少 （2）在满足乘积项最少的条件下，要求每个乘积项中变量的个数也最少,（1）并相法,1.4.3逻辑函数代数化简法,例：化简下列逻辑函数,（2）吸收法,例：化简下列逻辑函数,（3）消去法,1.4.3逻辑函数代数化简法,例：化简下列逻辑函数,（4）配项法,例：化简下列逻辑函数,练习：化简函数,利用公式法进行化简的问题：复杂技巧性强是否最简尚不得而知,1.5 逻辑函数的卡诺图化简法,1.5.1 最小项的定义及其性质,1.最小项的概念（n个变量）,每个乘积项都有n个因
41、子 每个变量都以原变量或反变量的形式出现，它作为 一个因子在乘积项中出现且仅出现一次N个变量，共有2n个最小项,用卡诺图化简逻辑函数，求最简与或式的方法，称为卡诺图化简法,1.5.1 最小项的定义及其性质,2.最小项的性质,表1-6三变量A、B、C全部最小项的真值表,1.5.1 最小项的定义及其性质,3.最小项是组成逻辑函数的基本单元,每个乘积项都是最小项的与或表达式称为标准与或表达式。 任何逻辑函数都可以表示成为最小项之和的形式，即任何逻辑函数，都是由若干最小项构成的。,例:试分别求出下列逻辑函数的标准与或式： （1） （2）,求 的最小项表达式。,【上节知识复习】,逻辑函数最小项之和的形式
42、标准与或表达式是唯一的，也就是说，一个逻辑函数有一个最小项之和的表达式。利用逻辑代数中的公式和定理，可以将任何逻辑函数展开或变换成标准与或表达式。,1.5.1 最小项的定义及其性质,3.最小项是组成逻辑函数的基本单元,逻辑函数的标准与或表达式，也可以从真值表直接得到。只要在真值表中，挑出那些使函数值为1的变量取值，变量为1的写成原变量，为0的写成反变量，这样对应于使函数值为1的每一种取值，都可以写出一个乘积项，只要把这些乘积项加起来，所得到的就是函数的标准与或表达式。例如，从下表所示真值表就可以直接写出,（4）最小项的编号为了叙述和书写的方便，通常都要对最小项进行编号。编号的方法是：把与最小项
43、对应的变量取值当成二进制数，与之相应的十进制数，就是该最小项的编号。,将最小项中的原变量当成1、反变量当成0，便可以直接得到它的编号。在书写逻辑函数标准与或表达式时，常常用注有下标的小写m表示最小项，甚至只用相应的编号表示。,1.5.2 卡诺图卡诺图是由真值表变换而来的一种方格图。卡诺图上的每一个小方格代表真值表上的一行，因而也就代表一个最小项。真值表有多少行，卡诺图就有多少个小方格。,1.5.2 卡诺图,1. 卡诺图的引出 两个变量有4个最小项，用4个小方块表示，变量A、B的卡诺图如下图：,在图（b）中，m表示最小项，下标是相应最小项的编号；在图（c）中只标出了最小项的编号；在图（d）中，连
44、最小项的编号也省去不写了。人们经常使用的，是图（d）中给出的形式。,2.卡诺图的特点 卡诺图一般都用正方形或矩形表示。对于n个变量，图中的小方块应有2n个，因为n个变量有2n个最小项，而每一个最小项，都需要用一个小方块表示。 卡诺图按循环码排列变量取值顺序。这一步是关键，只有这样排列，所得到的最小项方块图，才叫做卡诺图。 三变量和四变量的卡诺图如下图所示：, 用几何相邻形象地表示变量各个最小项的逻辑相邻。 a.几何相邻 包括三种情况：相接、相对、相重,b.逻辑相邻如果两个最小项，除了一个变量的形式不同以外，其余的都相同，那么这两个最小项就叫做在逻辑上是相邻的。,相邻 最小项的合并：若两个最小项
45、逻辑相邻则可以消去一对互反的因子合并成一项。,注： 在卡诺图中，凡是几何相邻的最小项，在逻辑上都是相邻的。变量取值之所以要按照循环码排列，就是为了保证画出来的方块图具有这一重要特点,1.5.3 逻辑函数的卡诺图 在与或表达式基础上画逻辑函数的卡诺图，可按下列步骤进行： 画出函数变量的卡诺图 在每一个乘积项所包含的最小项处都填上1，剩下的填上0或不填,例如，画出下列函数的卡诺图。,另外，一个函数Y的卡诺图， 同时由填0的那些最小项表示 了该函数的反。只要在表示函 数Y的最小项的方格中填上0， 在其它方格中填上1，便可得 反函数的卡诺图。,1.5.4 逻辑函数卡诺图化简 1.化简的依据：在卡诺图中
46、，凡是几何相邻的最小项均可合并，合并后可以消去有关变量。,两个为1的相邻方块的最小项合并为一个与项时可以消去一个变量（取值互反）,1.5.4 逻辑函数卡诺图化简,4个为1的相邻方块的最小项合并为一个与项时可以消去两个变量，如,8个为1的相邻方格的最小项合并，可以消去三个变量。 2n个为1的相邻方块的最小项合并，可以消去n个变量。 反复应用 ，可使逻辑表达式得到简化，这就是用卡诺图化简逻辑函数的基本原理。,1.5.4 逻辑函数卡诺图化简 2.画包围圈的原则 利用逻辑函数的卡诺图合并最小项，即将相邻为1的方块圈成一组,圈越大越好（包含的方块数越多越好，且满足2n个）每一个圈至少应包含一个新的最小项
47、相邻方块包括上下底相邻、左右边相邻和四角相邻。,必需把组成函数的全部最小项圈完,例: 用卡诺图化简函数,注：最小项的圈法不止一种，因而得到的各个乘积项组成的与或表达式也会各不相同。,例用卡诺图化简函数,解：画出函数的卡诺图，如下图所示。,合并最小项 包含的 圈虽然是最大的，但它却是多余的，因为已全被其他4个圈圈过了。 写出最简与或表达式,解：,例：化简,例：化简,解：,例4：化简逻辑函数,解：由Y画出卡诺图，得出,想一想：能否圈 0？,已知函数的卡诺图，写出该其逻辑式,【上节知识复习】,用卡诺图法将函数化简为最简与或式,1.5.5 具有约束的逻辑函数化简,约束用来说明逻辑函数中各个变量之间的相
48、互制约关系。,不会出现的变量取值所对应的最小项称为约束项。由最小项的性质，只有对应变量取值出现时，其值才为1，而约束项对应的是不出现的变量取值，所以其值为0。,由约束项加起来所构成的值为0的逻辑表达式称为约束条件。,约束条件,举例说明：三个逻辑变量A、B、C分别表示 一台电动机的正转、反转和停止的命令。A=1 表示正转，B=1 表示反转， C=1 表示停止可能取值只有001，010，100当中的某一种；而000，011，101，110，111中的任何一种都不可能出现，可表示为：,或,约束项：这些恒等于 0 的最小项。由于函数对输入变量取值所加的限制而产生的，根本不会出现，故写进函数式中不会改变函数值。,关键是怎样利用约束条件。在真值表和卡诺图中用（或）表示约束项。 合并最小项时，无关项即可作为0（圈0）又可作为1（圈1），以期得到最大的圈。,例：,1,1,1,1,1,1.5.5 具有约束的逻辑函数化简,1.6逻辑函数的描述方法及转换,1.6.1 逻辑函数的描述方法,真值表：列举变量的各种取值和相应的函数值 卡诺图：变量取值按照循环码的顺序排列 逻辑表达式：与或非等运算,
