1、第2章 逻辑部件基础,本章主要内容：,本章以数字电路知识和逻辑门电路知识为基础，主要介绍计算机中常用的组合逻辑电路、时序逻辑电路和陈列逻辑电路，重点讨论组合逻辑电路。其中，组合逻辑电路部分详细介绍了加法器、算术逻辑单元、数值比较器等内容。时序逻辑电路部分简单介绍了触发器、寄存器及计数器等内容。,2.1 计算机中常用的组合逻辑电路2.2 时序逻辑电路 2.3 时序逻辑电路设计基础-有限状态机理论2.4 阵列逻辑电路,2.1 计算机常用组合逻辑 电路,组合逻辑电路（Combinational LogicCircuit）的主要特点是电路在任意时刻 的输出状态，仅决定于该时刻输入状态的 组合，而与电路
2、原先的状态无关。,组合逻辑电路,x1,X2,X3,y1,y2,y3,图2-1 组合逻辑电路,常见的组合逻辑电路有加法器、算术逻 辑单元、译码器、数据选择器等。,图2-2 基本逻辑关系,2.1.1 加法器,1半加器,图2-3 半加器的功能表和逻辑图,不考虑进位输入时，两数码Xn、Yn相加称为半加。图2-3（a）是其功能表。,2全加器,图2-4 全加器的功能表与逻辑图,Xn,Yn及进位Cn-1相加称全加,得到本位的和数Hn和向高位的进位数Cn。,下面以4位超前进位加 法器为例来说明，其 逻辑图如图2-6所示。,图2-6 4位超前进位加法器的逻辑图,2.1.2 算术逻辑单元,算术逻辑单元是一种功能较
3、强的组合逻辑 电路，其简称ALU。如图2-8所示,用4片74181电路可以组成16 位ALU。,图中片内进位是快速的，而片间进位是逐片传递的，因此形成F0F15的时间比较长。,图2-8 4片74181 构成16位ALU,图2-9 16位快速ALU,若把16位ALU中的每4位作为一组，用类似四位超前加法器“位间快速进位”的形成方法来实现16位ALU中的“组间快速进位”，那么就能得到16位快速ALU，如下图所示：,2.1.3 数值比较器,1数值比较器的工作原理比较两个一位二进制数X和Y的数值，其真值表 如表2-3所示。L=1表示XY，G=1表示X=Y，M=1表示 XY。由真值表可写出各输出变量的逻
4、辑表达式,进而 由表达式可以画出一位数值比较器的逻辑图，如图 2-11所示。,图2-11 一位数值比较器的逻辑图,2集成数值比较器的应用 （1）组成4位并行比较器（2）组成5位并行比较器（3）组成多位比较器,2.1.4 数据选择器,1数据选择器的工作原理下图为双4选1数据选择器T574（153）的逻辑图。,图2-13 双4选1数据选择器T574逻辑图,根据逻辑图可以写T574（1/2）的输出表达式。,ST为选通输入端，又叫使能端，输入低电平有效。此外，还应注意A1、A0两个选择输入端为两个4选一数据选择器所共有。,2集成数据选择器的典型应用（1）数据传送（2）逻辑函数的实现,2.1.5 译码器
5、,1.变量译码器表示输入变量状态的译码器。例如二输入四输出 译码器（简称2线-4线译码器）、3线-8线译码器、 4线-16线译码器等。 2.代码变换译码器用于一个数据的不同代码间的相互变换，例如， 8421BCD码至十进制码译码器、余3码至十进制码 译码器等。,3.显示译码器将数字、文字或符号的代码译成可以驱动显示器 件显示数字、文字或符号的输出信号的电路。,2.2 时序逻辑电路,如果逻辑电路的输出状态不但和当时的输 入状态有关，而且还与电路在此以前的输入 状态有关，这种电路称为时序逻辑电路。时 序逻辑电路内必须要有能存储信息的记忆元 件触发器。触发器是构成时序电路的基 础。,2.2.1 触发
6、器,1电位触发方式触发器D锁存器（D latch）是一种电平触发的 “记忆”器件。D锁存器的逻辑图如图2-16所示；其真值 表如表2-9所示。,图2-16 D锁存器的逻辑图表2-9 D锁存器的真值表,2边沿触发方式触发器触发器接收的是时钟脉冲CP的某一约定跳变 （正跳变或负跳变）来到时的输入数据。在CP=1 及CP=0期间以及CP非约定跳变到来时，触发器不 接收数据。这种触发器成为边沿触发方式触发 器。,2.2.2 寄存器和移位寄存器,寄存器常常用来暂时存放数据、指令等。 它由触发器和一些控制门组成。在寄存器中 常用到的是正边沿触发D触发器。如图2-11 所示为四D触发器。,表2-11 四D触
7、发器功能表,表2-12 四位移位寄存器的功能表,2.2.3计数器,在计算机和数字仪器中，往往需要对脉冲 个数进行计数，以实现数字测量、运算和控 制，因此计数器在数字系统中应用是非常广 泛的。,表2-13 十进制同步计数器的功能表,2.3 时序逻辑电路设计基础有限状态机理论,设计一个有限状态机的步骤如下： （1）画出状态转移图。 （2）写出状态转移表。 （3）写出下一个状态的布尔表达式，并化简。 （4）写出输出信号的真值表。 （5）写出输出信号的布尔表达式并化简。 （6）根据下一个状态和输出信号的布尔表达式，画 出逻辑图。,2.4 阵列逻辑电路,2.4.1 只读存储器（ROM）只读存储器（rea
8、d only memory，简称ROM）也 是一种重要的阵列电路。ROM主要由全译码的地址译 码器和存储单元体组成。存储体中写入的信息是由 用户事先决定的，因此是“用户可编程”的，而地 址译码器则是“用户不可编程”的。,图2-22 ROM的结构,2.4.2 可编程逻辑阵列PLA,它的基本结构如图2-25所示。它的主要结构也是由译码器和存储阵列组成，也是一个与或阵列，但是PLA的与阵列和或阵列均是可编程的，它的与或阵列是由函数最简与或表达式中的乘积项构成的。有几个与门就提供几个不同组合的乘积项。图2-25就提供了六个不同的乘积项。,图2-25 PLA基本结构,图2-26 时序PLA的结构框图,2.4.3 可编程阵列逻辑PAL2.4.4 通用阵列逻辑 GAL2.4.5 复杂可编程逻辑器件（CPLD）与现场 可编程门阵列（FPGA） 1.复杂可编程逻辑器件 (CPLD)2.现场可编程门阵列 (FPGA),
