1、12 位 4 通道 极低功耗 电压输出 内置 2.5V 2ppm/参考的数模转换器特性 相对精度：0.5LSB 内置 2.5V 参考电压 上电自动复位到 0 低功耗：5V 供电时电流 1mA 宽电压范围：+2.7V+5.5V简述DAC7564 是一个低电耗、电压输出、4 通道、12 位数模转换器。该芯片内置 2.5V，2ppm/的参考电压，输出电压最大为 2.5V。该芯片具有良好的线性。DAC7564 使用一个 3 线串行接口，该接口的时钟可以高达 50MHz。DAC7564 包含上电复位电路，确保 DAC 上电后输出 0 并且一直保持直至有效数值写入。引脚说明引脚说明引脚号 引脚名称 说明1
2、 VoutA DAC A 的模拟电压输出2 VoutB DAC B 的模拟电压输出3 VrefH/VrefOUT参考电压输入的正极/如果使用内置参考电压，该脚是 2.5V 参考电压输出4 AVdd 电源输入，2.7V5.5V5 VrefL 参考电压输入的负极6 GND 地7 VoutC DAC C 的模拟电压输出8 VoutD DAC D 的模拟电压输出9 SYNC 控制输入，电平控制（低电平有效） 。该输入是数据输入的同步信号。当 SYNC 变成低电平，它启动输入移位寄存器，在随后的时钟的下降沿数据将被采样。在接下来的第 24 个时钟，DAC 输出将更新。如果在此之前 SYNC 又变成了高电
3、平，电平的上升沿将中断写操作。10 SCLK 串行时钟输入，最高 50MHz。11 DIN 串行数据输入端，数据在时钟的下跳沿，将被串入 24 位的移位寄存器12 IOVdd 数字部分的供电电源13 A0 可用于设置芯片地址14 A1 可用于设置芯片地址15 ENABLE SPI 串行接口的使能端（低电平有效）16 LDAC 装载 DACs；上升沿有效，装载所有的 DAC 寄存器串行口写操作时序操作原理数模转换部分（DAC）芯片 DAC 部分如图，当 DAC7564 输入码为二进制，电压输出用以下公式计算：式中 DIN=装入 DAC 寄存器的二进制数的等效十进制数，它的取值范围是 04095；
4、X 代表通道 A、B、C、D。内部参考电压DAC7564 芯片包含一个 2.5V 的内置参考电压，芯片的缺省状态使用该电压。内部参考电压可以在 VrefH/VrefOUT 脚输出，我们推荐在 VrefH/VrefOUT引脚和 GND 之间接入一个 100nF 的电容滤除噪声。使用/不使用内部参考电压DAC7564 的内部参考电压缺省状态下自动使用，然而，您也可以不使用该参考电压，而使用外接的参考电压。我们可以从串行口输入一个 24 位的命令，芯片将改变缺省设置。这里不深入研究。串行接口DAC7564 有一个 3 线串行接口（SYNC ，SCLK 和 DIN） ，与 SPI，QSPI 等标准匹配
5、。DAC7564 的输入移位寄存器是 24 位的，DB23-DB16 是 8 个控制位，DB15DB4 是 12 个数据位，DB0DB3 是 4 个无关位，可以忽略。所有的 24 位数据在时钟脉冲 SCLK 的控制下进入寄存器。DB23 最先装入。DAC7564 收到所有的 24 位数据解码前 8 位决定 DAC 的操作/ 控制模式。接下来的 12 位数据决定模拟量输出。数据格式是：全 0 对应 0V，全 1 对应满量程（Vref-1LSB） ，也就是 0FFFH 对应满量程。写时序从 SYNC 线变成低电平开始，DIN 口的数据在 SCLK 的每个下跳沿逐位进入 24 位移位寄存器。串行时钟
6、的频率最高可达 50MHz。在串行时钟的第 24 个下跳沿，最后的数据位进入移位寄存器，移位寄存器锁定。再有时钟脉冲也不会改变移位寄存器的内容。当 24 位数据被锁存入移位寄存器后，高 8 位用作控制位，接下来的 12 位为数据位。串行时钟的第 24 个下跳沿后，DAC7564 将解码并完成相应的操作，而不必等待 SYNC 的上升沿。新的写入时序需要 SYNC 的下一个下跳沿。如果在第 24 个下跳沿之前，SYNC 的电平上升为高电平，本次操作将中断，但不会影响输出。IOVdd 和电压变换IOVdd 引脚给 DAC7564 的数字部分供电。对于单电源系统，可以把它和 AVdd 接在一起。对于双
7、电源系统，数字逻辑部分使用 IOVdd 供电，而模拟部分使用 AVdd 供电。输入移位寄存器DAC7564 支持几条命令：（只介绍最常用几条）DB21=0 DB20=0：单通道存储命令对应一个 DB18 和 DB17 选择的 DAC 对应的移位寄存器的内容被更新。也就是说，只更新某一个移位寄存的内容，该移位寄存器具体和哪一个 DAC 通道对应，根据 DB18 和 DB17 的内容确定。DB21=0 DB20=1：单通道更新命令一个 DAC 通道的移位寄存器和内容和 DAC 寄存器的内容同时被更新。DB21=1 DB20=0：同时更新一个通道的移位寄存器内容更新，所有 DAC 输出通道同时更新。
8、LDAC 功能DAC7564 有两个更新：软件更新和硬件更新。DAC 的双缓冲使得新的的数据被送入芯片而不会干扰模拟量输出。DAC7564 的数据在第 24 个下跳沿同步更新，对于这种同步更新，LDAC 引脚直接接地而不需专门关注。如果要使用 LDAC 引脚功能，应该使用单通道存储命令（LD1=LD0=0） ，LDAC 引脚接一个上跳沿，所有通道将同时被更新。ENABLE 引脚对于正常操作，该引脚接低电平。如果该引脚接入高电平，DAC7564 的串行口将停止工作。操作举例下例 A0 和 A1 同时接地例 1：通道 AD 的移位寄存器逐个刷新，DAC AD 同时更新第 1 步：更新通道 A 的移
9、位寄存器DB23（A1）DB22（A0）DB21（LD1）DB20（LD0）DB19 DB18(DACSEL1)DB17(DACSEL0)DB16(PD0)DB15 DB14 DB13 DB12-DB4 DB3-DB00 0 0 0 0 0 0 0 D11 D10 D9 D8-D0 第 2 步：更新通道 B 的移位寄存器DB23（A1）DB22（A0）DB21（LD1）DB20（LD0）DB19 DB18(DACSEL1)DB17(DACSEL0)DB16(PD0)DB15 DB14 DB13 DB12-DB4 DB3-DB00 0 0 0 0 0 1 0 D11 D10 D9 D8-D0 第
10、 3 步：更新通道 C 的移位寄存器DB23（A1）DB22（A0）DB21（LD1）DB20（LD0）DB19 DB18(DACSEL1)DB17(DACSEL0)DB16(PD0)DB15 DB14 DB13 DB12-DB4 DB3-DB00 0 0 0 0 1 0 0 D11 D10 D9 D8-D0 第 4 步：更新通道 D 的移位寄存器，同时更新所有通道输出DB23（A1）DB22（A0）DB21（LD1）DB20（LD0）DB19 DB18(DACSEL1)DB17(DACSEL0)DB16(PD0)DB15 DB14 DB13 DB12-DB4 DB3-DB00 0 1 0 0 1 1 0 D11 D10 D9 D8-D0 第 4 个写序列后，同时更新。
