数字电路基础知识.pdf

1、数 字 电 路基础 知识1、 逻 辑 门 电 路 （ 何 为 门 ）2、 真 值 表3、 卡 诺 图4、 3线 -8线 译 码 器 的 应 用5、 555集 成 芯 片 的 应 用一 . 逻 辑 门 电 路 （ 何 为 门 ）在逻辑代 数中 ， 最基本的 逻辑运算有 与 、 或 、 非 三种 。 每种逻辑 运算代表一种函 数关系 ，这种函数 关系可用逻辑符 号写成逻辑表达 式来描述 ， 也可用文 字来描述 ， 还可用表 格或图形的方式来 描述。最基本的 逻辑关系有三种 ： 与 逻辑关系 、 或 逻辑关系 、 非 逻辑关系 。实现基本 逻辑运算和常用 复合逻辑运算的 单元电路称为 逻辑门 电路

2、。例如： 实现 “ 与 ”运算的电 路称为 与 逻辑门 ， 简称 与 门 ； 实现 “ 与非 ” 运算的电 路称为 与非 门 。 逻辑门电 路是设计数字 系统的最小单元 。1.1.1 与门“ 与 ” 运算 是一 种二 元运算 ，它 定义 了两个 变量 A和 B的一 种函 数关 系。用 语句 来描述 它，这 就是 ：当 且仅当 变量 A和 B都 为 1时 ，函数 F为 1； 或者可 用另 一种 方式来 描述它 ， 这就是 ： 只要变量 A或 B中有一个 为 0， 则函数 F为 0。 “ 与 ” 运算又称 为 逻辑 乘 运算 ，也叫 逻辑积 运算。“ 与 ” 运算的逻 辑表达式为： F AB= 式

3、中 ， 乘号 “ ” 表示与运 算 ， 在不至于 引起混淆的前提 下 ， 乘号 “ ” 经常被省 略 。 该式可读作： F等于 A乘 B，也可读 作： F等于 A与 B。由 “ 与 ” 运算关系 的真值表可知 “ 与 ” 逻辑的运 算规律为：00 001 10 011 1 = = = =表 2-1b“ 与 ” 运算真值表A B F AB= 0 0 00 1 01 0 01 1 1简单地记 为：有 0出 0，全 1出 1。由此可推 出其一般形式为 ：0 01AA AAA A = = =实现 “ 与 ” 逻辑 运算功能 的的电路称为 “ 与门 ” 。 每个与门 有两个或两个以 上的输入端和一个输出

4、端 ， 图 2-2是 两输入端 与 门的逻辑 符号 。 在实际应 用中 ， 制造工艺 限制了与门电路 的输入变量 数目，所以实际 与门电路的输入 个数是有限的。 其它门电路中同 样如此。1.1.2 或门“ 或 ” 运算是另 一种二元运算 ， 它定义了 变量 A、 B与函数 F的另一种 关系 。 用语句来描述它 ， 这就是 ： 只要变量 A和 B中任何一 个为 1， 则函数 F为 1； 或者说 ： 当且仅当 变 量A和 B均为 0时 ， 函数 F才为 0。 “ 或 ” 运算又称 为逻辑加 ， 也叫逻辑 和 。 其运算符 号为 “ ” 。“ 或 ” 运算的逻 辑表达式为：F A B= +式中，加

5、号 “ ” 表示 “ 或 ” 运算。该 式可读作： F等于 A加 B，也可读 作： F等于 A或 B。表 2-2b“ 或 ” 运算真值表A B F A B= +0 0 00 1 11 0 11 1 1由 “ 或 ” 运算关系 的真值表可知 “ 或 ” 逻辑的运 算规律为： 0 0 00 1 1 0 11 1 1+ =+ = + =+ =简单地记 为：有 1出 1，全 0出 0。由此可推 出其一般形式为 ：01 1A AAA A A+ =+ =+ =实现 “ 或 ” 逻辑 运算功能 的电路称为 “ 或门 ” 。 每个或门 有两个或两个以 上的输入端和一个输出 端，图 2-7是两输入 端或门的逻辑

6、符 号。图 2-2与与与与门的逻辑符号图 2-7或或或或门的逻辑符号1.1.3 非门逻辑 “ 非 ” 运算是一 元运算 ， 它定义了 一个变量 （ 记为 A） 的函数关 系 。 用语句来 描述之 ， 这就是 ： 当 A=1时 ， 则函数 F=0； 反之 ， 当 A=0时 ， 则函数 F=1。 非运算亦 称为 “ 反 ”运算，也 叫逻辑否定。 “ 非 ” 运算的逻 辑表达式为：F A=式中 ， 字母上方 的 横线 “ ” 表示 “ 非 ” 运算 。 该式可读 作 ： F等于 A非 ， 或 F等于 A反 。由 “ 非 ” 运算关系 的真值表可知 “ 非 ” 逻辑的运 算规律为：0 01 0=简单地

7、记 为：有 0出 1，有 1出 0。由此可推 出其一般形式为 ：10A AA AAA=+ = =实现 “ 非 ” 逻辑 运算功能 的电路称为 “ 非门 ” 。 非门也叫 反相器 。 每个非门 有一个输入端和一个 输出端。图 2-12是非门的 逻辑符号。1.2.1 与非门“ 与 ” 运算后再 进行 “ 非 ” 运算的复 合运算称为 “ 与非 ” 运算 ， 实现 “ 与非 ” 运算的逻辑电路称 为 与非门 。 一个与非 门有两个或两个 以上的输入端和 一个输出端 ， 两输入端 与非门的逻辑符 号如图 2-15所示。其输出与 输入之间的逻辑 关系表达式为：F AB= 表 2-3b“ 非 ” 运算真值

8、表A F A=0 11 0图 2-12非非非非门的逻辑符号与非门的 真值表如表 2-4所示。 表 2-4“ 与非 ” 门真值表A B F AB= 0 0 10 1 11 0 11 1 01.2.2 或非门“ 或 ” 运算后再 进行 “ 非 ” 运算的复 合运算称为 “ 或非 ” 运算 ， 实现 “ 或非 ” 运算的逻辑电路称 为 或非门 。 或非门也 是一种通用逻辑 门 。 一个或非 门有两个或两个 以上的输入 端和一个输出 端，两输入端或 非门的逻辑符号 如图 2-18所示。输出与输 入之间的逻辑关 系表达式为： F A B= +或非门的 真值表如表 2-5所示。表 2-5“ 或非 ” 门真

9、值表A B F A B= +0 0 10 1 01 0 01 1 01.2.3 异或门在集成逻 辑门中 ， “ 异或 ” 逻辑主要 为二输入变量门 ， 对三输入 或更多输入变量 的逻辑 ，都可以由 二输入门导出。 所以，常见的 “ 异或 ” 逻辑是二 输入变量的情况 。对于二输 入变量的 “ 异或 ” 逻辑 ， 当两个输 入端取值不同时 ， 输出为 “ 1” ； 当两个输 入图 2-15与非与非与非与非门的逻辑符号图 2-18或非或非或非或非门的逻辑符号端 取值相 同时 ，输 出端为 “ 0” 。 实现 “ 异 或 ” 逻 辑运算 的逻 辑电 路称为 异 或门 。 如图 2-21所示为二 输入

10、异或门的逻 辑符号。 相应的逻 辑表达式为：F A B AB AB= = +其真值表 如表 2-6所示。表 2-6二输入 “ 异或 ” 门真值表A B F A B= 0 0 00 1 11 0 11 1 01.2.4 同或门“ 异或 ” 运算之后 再进行 “ 非 ” 运算 ， 则称为 “ 同或 ” 运算 。 实现 “ 同或 ” 运算的电 路称为 同或门 。同或门 的逻辑符号如图 2-24所示。二变量同 或运算的逻辑表 达式为： F A B A B AB AB= = = +其真值表 如表 2-7所示。 表 2-7 二变量 “ 同或 ” 门真值表A B F A B= 0 0 10 1 01 0 0

11、1 1 1常 用 逻 辑 电 路 逻 辑 符 号 对 照 表图 2-21 二输入异或异或异或异或门的逻辑符号图 2-24 同或门的逻辑符号二 . 真 值 表真 值 表 定 义 : 表 征 逻 辑 事 件 输 入 和 输 出 之 间 全 部 可 能 状 态 的 表 格 。 在 表 中 通 常 以 1表示 真 ， 0表 示 假 。 真 值 表 是 在 逻 辑 中 使 用 的 一 类 数 学 表 ， 用 来 确 定 一 个 表 达 式 是 否 为真 或 有 效 。完 全 真 值 表 的 作 法三 个 步 骤 ：1、 找 出 已 给 命 题 公 式 的 所 有 变 项 ， 并 竖 行 列 出 这 些

12、变 项 的 所 有 真 值 组 合 ；2、 根 据 命 题 公 式 的 结 构 ， 由 繁 到 简 的 依 次 横 行 列 出 ， 一 次 只 引 进 一 个 连 接词 ， 直 至 列 出 该 公 式 本 身 ；3、 依 据 基 本 真 值 表 ， 有 变 项 的 真 值 逐 步 计 算 出 每 个 部 分 的 真 值 ， 最 后 列 出整 个 公 式 得 真 值 。如何根据真值表写出逻辑函数的表达式如何根据真值表写出逻辑函数的表达式如何根据真值表写出逻辑函数的表达式如何根据真值表写出逻辑函数的表达式第一 种方法 :以真 值表内 输出端 “ 1” 为准第一步 :从真值表 内找输出端为 “ 1”

13、 的各行 ,把每行的 输入变量写成乘 积形式 ;遇到 “ 0” 的输入变 量上加非号。第二步 :把各乘积 项相加 ,即得逻辑 函数的表达式。例 1已知某逻 辑函数的真值表 如表 1表示 ,试写该函 数的表达式并化 简。解 :根据上述 提示的方法有 :第一步 :将输出端 为 “ 1” 的各行写 成乘积项 ,即 :第四行 : BC;第六行 :AC;第七行 :AB;第八行 :ABC。第二步 :将各乘积 项相加 ,即得逻辑 函数表达式 ,并化简 :第二种方法 :以真值表内输出端 “ 0” 为准第一步 :从真值表 内找输出端为 “ 0” 的各行 ,把每行的 输入变量写成求 和的形式 ,遇到 “ 1” 的

14、输入变 量上加非号。第二步 :把各求和 项相乘 ,即得逻辑 函数表达式。例 2已知某逻 辑函数真值表如 表 2所示 ,试根据此 表写出函数表达 式并化简。解 :第一步 :将输出端 为 “ 0” 的各行写 成求和形式 ,即 :第二行 :A+;第三行 : +B。第二步 :将各求和 项相乘即得函数 表达式 ,并化简 :Y=(A+)(+B)=AB+=A B注 :在具体使 用两种方法时 ,应观察输 出端是 “ 1” 多还是 “ 0” 多 ,以少的为 准写函数表达式 (这样最简单 ),若输出端 “ 1” 与 “ 0” 出现的次 数一样多 ,一般以 “ 1” 为准运算 较为简单 。例 3已知某函 数真值表如

15、表 3所示 ,试根据此 表写出函数表达 式并化简。解 :采用第一 种方法 :以输出端 “ 1” 为准时 :采用第二 种方法 :以输出端 “ 0” 为准时 :显然 :第二种方 法较第一种运算 量大且烦琐一些 。三 . 卡 诺 图1.逻辑 变量的 最小项 及其性 质1.1最 小 项 定 义 :设 有 n个 变 量 ， 若 m为 包 含 全 部 n个 变 量 的 乘 积 项 （ 每 个 变 量 必 须 而 且 只 能 以 原 变 量或 反 变 量 的 形 式 出 现 一 次 ） 则 称 m为 该 组 变 量 的 最 小 项 。如 ： A、 B、 C是 三 个 逻 辑 变 量 ， 有 以 下 八 个

16、乘 积 项CBA CBA CBA CBABCA CBA CAB ABC1.2特点1)每个最小 项均含有三个因 子（ n个变量则 含 n个因子）(2)每个变量 均为原变量或反 变量的形式在乘 积项中出现一次(3)n个变量有 2n个最小项1.3最小项 的编号最小项常 用 mi表示 ， 下标 i即为编号 。 在最小项 中 ， 原变量 1、 反变量 0， 所对应的 十进制数即 为 i值。以三变 量为例或定义为 ：使最小项为 “1”的变量取 值组合所对应的 十进制 数注意最小项的 编号与变量的高 、低位顺序有关 对于乘积 项 ABC，若 A为高位 m 3若 C为高位 m 61.4最小相 的性质A、 B、

17、 C三变量 的最小项(1)对于变量 的任意一组取值 组合，只有一个 最小项的值为 1(2)对于变量 的任意一组取值 组合，任意两个 最小项的积为 0(3)对于变量 的任意一组取值 组合，所有最小 项之和 (或 )为 12.逻辑 函数最 小项表 达式如 F(A、 B、 C、 D)由一 般逻辑 式 最小 项表达 式方法 用摩根定 律去掉非号 (多个变量 上 )直至只在 一个变量上有非 号为止 用分配律 去除括号，直至 得到一个与或表 达式 配项得到 最小项表达式例 1最小 项表达 式的一 种图形 表示 卡诺 图可利 用卡诺 图对逻 辑函数 进行化 简3.用卡 诺图表 示逻辑 函数3.1n变量的 卡

18、诺图D C BADCBADC B AD C B A += 8510 mmmm += )8 5 1 0(m 、将 n个逻辑变 量的 2n个最小项 分别用一个小方 块来表示，并按 照逻辑上相邻的 小方块在几何位 置上也相邻的规 则排列成的一个 方格图形。逻辑上相 邻：两个最小项 只有一个变量不 同。例3.2n变量卡 诺图的具体画法 ：注：变量 卡诺图画法不唯 一。 但必须满 足循环邻接的原 则。即 逻辑上邻 接的最小项几何 位置也邻接。3.3 n变量卡 诺图的特点：n个变量函 数的 k图有 2n个小方格 ，分别对应 2n个最小项 ；图中行、 列两组变量取值 按循环码规律排 列， 使几何相 邻的最小

19、项之间 具有逻辑相邻性 。3.4 逻辑函 数的卡诺图画法(1)已知逻辑 表达式 ) 逻辑表达 式化成最小项表 达式 ) 画变量卡 诺图 ) 在最小项 表达式中包含的 最小项对应的小 方块中填 “1”； 其余填入 “0”这样，任 何一个逻辑函数 就等于其卡诺图 中填 “1”的那些最 小项之和例 1：把函数 化成最小项表达 式，再画卡诺图 。4. 用卡 诺图化 简逻辑 函数CBACBA 与1.卡诺图 化简的依据：循 环邻接性1) 相邻两个 最小项求和时 ,两项并一 项并消去一个因 子如 :2) 相邻四个 最小项求和时 ,四项并一 项并消去两个因 子如 :3) 相邻八个 最小项求和时 ,八项并一 项

20、并消去三个因 子如 :2.用卡诺 图化简逻辑函数 的方法和步骤1) 将相邻的 值为 “1”的小方块 画成若干个包围 圈 )每个包围 圈中必须含有 2的 n次方个小 方块 (n=0,1,2, ) )小方块可 重复被包围，但 每个包围圈中必 须含有其他包围 圈没有的新小方 块 )不能漏掉 任何值为 1的小方块 ) 包围圈所 含的小方块数目 要尽可能多v) 包围圈数 目要尽可能少， 画包围圈的顺序 由大 小2) 将每个包 围圈中的最小项 合并成一项 乘积项（ 留下相同 因子，消去不同 因子）3) 对各个包 围圈合并成的乘 积项求逻辑和DCBDCBADCBAmm =+=+ 91DBADBCADCBAm

21、m =+=+ 64DBDCBADCBADCBADCBA mmmm =+= + 10820Dmmmmmmmm =+ 14121086420四 . 3线 -8线 译 码 器 的 应 用逻辑 原理 图及 功能表 ：用与非门 组成的 3线 -8线译码器 74LS1383线 -8线译码器 74LS138的功能表无论从逻辑图还是功能表我们都可以看到 74LS138的八个输出引脚，任何时刻要么全为高电平 1芯片处于不工作状态 ， 要么只有一个为低电平 0， 其余 7个输出引脚全为高电平 1。 如果出现两个输出引脚同时 为0的情况，说明该芯片已经损坏。当附加控制门的输 入 为高电平（ S 1）时，可由逻辑图写

22、出由上式可以看出 ， 同时又是这三个变量的全部最小项的译码输出 ， 所以也把这种译码器叫做最小项译码器 。71LS138有三个附加的控 制端，当 s1=1,s2+s3=0时， GS输出为高电平（ S 1），译码器处于工作状态 。否则 ， 译码器被禁止 ， 所有的输出端被封锁在高电平 ， 如表 3.3.5所示 。 这三个控制端也叫做 “片选 ”输入端 ，利用片选的作用可以将多篇连接起来以扩展译码器的功能。带控制输入端的译码器又是一个完整的数据分配器。在图 3.3.8电路中如果把 S1作为 “数据 ”输入端（同时令 S2=S3=0），而将 A2A1A0作为 “地址 ”输入端，那么从 S1送来的数据

23、只能通过 A2A1A0所指定的一根输出线送出去 。 这就不难理解为什么把 A2A1A0叫做地址输入了 。 例如当 A2A1A0 101时 ， 门 Gs的输入端除了接至 Gs输出端的一个以外全是高电平，因此 S1的数据以反码的形式从 Y5输出，而不会被送到其他任何一个输出端上。【例 3.3.2】 试用两片 3线 -8线译码器 74LS138组成 4线 -16线译码器，将输入的 4位二进制代码译成 16个独立的低电平信号。解 ： 由图 3.3.8可见 ， 74LS138仅有 3个地址输入端 。 如果想对 4位二进制代码 ， 只能利用一个附加控制端（当中的一个 ） 作为第四个地址输入端 。 取第 （

24、 2） 片的 s1端 作为它的第四个地址输入端 ， 如图 3.3.9所示 ，于是得到两片 74LS138的输出分别为图 3.3.9用两片 74LS138接 成的 4线 16线译码器五 . 555集 成 芯 片 的 应 用555定 时 器 简 介 ：555定 时 器 （ 时 基 电 路 ） 是 一 种 用 途 广 泛 的 模 拟 数 字 混 合 集 成 电 路 。 1972年 由西 格 尼 蒂 克 斯 公 司 （ Signetics） 研 制 ； 设 计 新 颖 、 构 思 奇 巧 ， 备 受 电 子 专 业 设 计 人员 和 电 子 爱 好 者 青 睐 ； 它 可 以 构 成 单 稳 态 触

25、发 器 、 多 谐 振 荡 器 、 施 密 特 触 发 器 和 压 控振 荡 器 等 多 种 应 用 电 路 。555定 时 器 的 工 作 原 理555定 时 器 电 路 框 图 555定 时 器 符 号 图16+-+258GNDTLTHCV3131VCCVCC4Rd111 1 37OUTDISVCC从 555定 时 器 的 功 能 表 可 以 看 出 ：1. 555定 时 器 有 两 个 阈 值 （ Threshold） 电 平 ， 分 别 是 1/3VCC和 2/3VCC；2.输 出 端 为 低 电 平 时 三 极 管 TD导 通 ， 7脚 输 出 低 电 平 ； 输 出 端 为 高 电 平 时 三 极管 TD截 止 ， 如 果 7脚 接 一 个 上 拉 电 阻 ， 7脚 输 出 为 高 电 平 。 所 以 当 7脚 接 一 个 上拉 电 阻 时 ， 输 出 状 态 与 3脚 相 同 。便于 记忆 ： 2脚 - （ 低电 平置 位 ） ； 6脚 R（ 高电 平复 位 ） ；S555定 时 器 的 典 型 应 用 电 路单 稳 态 触 发 器