1、武汉理工大学课程设计1 学 号： 课 程 设 计题 目 数字逻辑设计题目 001 序列检测器学 院 计算机科学与技术专 业 计算机科学与技术班 级姓 名指导教师2011 年 03 月 06 日武汉理工大学课程设计2 目 录1、课程设计任务书P32、正文P42.1、使用的芯片及其引脚图P42.2、逻辑实验电路的具体分析与设计P42.3、具体实验操作及调试P102.4、小结及体会武汉理工大学课程设计3 P122.5、参考文献P123、评分表P13课程设计任务书学生姓名 学生专业班级指导教师 学院名称 计算机科学与技术学院一、题目：“001”序列检测器。原始条件：使用 D 触发器( 74 LS 74
2、 )、 “与”门 ( 74 LS 08 )、 “或”门( 74 LS 32 )、非门 ( 74 LS 04 )，设计“001”序列检测器。二、要求完成设计的主要任务如下：1能够运用数字逻辑的理论和方法，把时序逻辑电路设计和组合逻辑电路设计相结合，设计一个有实际应用的数字逻辑电路。2使用同步时序逻辑电路的设计方法，设计“001”序列检测器。写出设计中的 5 个过程。画出课程设计图。武汉理工大学课程设计4 3根据 74 LS 74、74 LS 08、74 LS 32、74 LS 04 集成电路引脚号，在设计好的“001”序列检测器电路图中标上引脚号。4在试验设备上，使用 74 LS 74、74 L
3、S 08、74 LS 32、74 LS 04 集成电路连接、调试和测试“001”序列检测器电路。三、课程设计进度安排：序号 课 程 设 计 内 容 所用时间1 设计“001”序列检测器电路 1 天2 电路连接、调试和测试 3 天3 分析总结设计，撰写课程设计 1 天合计 5 天指导教师签名： 2011 年 月 日系主任（责任教师）签名： 2011 年 月 日正 文一、 使用的芯片及其引脚图：武汉理工大学课程设计5 二、 逻辑实验电路的具体分析与设计：使用时序逻辑电路的设计方法来设计“001”序列检测器，具体有以下步骤：1、画出“001”序列检测器的原始状态图和原始状态表，如表（一）所示：现态次
4、态/输出A BD C0/01/00/0 0/11/10/01/01/00/0武汉理工大学课程设计6 表（一） 2、对原始状态图和原始状态表进行化简，根据化简原则，可将原始状态表化简为最小化状态表如表（二）所示：表（二）3、对化简后的状态表进行编码，编码的方式按 3 大原则进行。则可编码为图（三）X=0 X=1A B/0 A/0B C/0 A/0C C/0 D/1D B/0 A/0次态/输出现态X=0 X=1A b/0 a/0B c/0 a/0C c/0 a/1武汉理工大学课程设计7 将各状态表的编码代入最小化状态表，得到表（四）所示的二进制状态表：表（四）4、列出激励函数和输出函数表达式。用
5、D 触发器组成储存电路。跟据二进制状态表和 D 触发器激励表，列出激励函数和输出函数真值表，如表（五）所示：表（五） 由上表画出激励函数和输出函数卡诺图，如下图所示：现态 次态 Y2（n+1) Y1(n+1)/输出Y2 Y1 X=0 X=10 0 01/0 00/00 1 10/0 00/01 0 10/0 00/1X Y2 Y1 D2 D1 Z0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 11 01 0d d0 00 00 00 0000d001d武汉理工大学课程设计8 5、在上图中，把状态“11”作任意项处理。经卡诺图化简，可写出激励函数和输出函数表达
6、式为：D2=X（Y2+Y 1）D1=XY2Y1Z=XY2画出逻辑电路图。根据所求得的激励函数和输出函数表达式，画出如下图所示的时序逻辑电路图。武汉理工大学课程设计9 6、对逻辑电路图进行分析，画出状态图。首先检查是否具有无效状态。从状态图中可以看出，一旦电路进入状态“11” ，不管输入“1”还是“0” ，在CP 的作用下，电路静茹有效状态，不存在挂起现象然后检查有没有产生错误的外部输出信号。在状态图中，若电路处于无效状态“11” ，当输入“1”时，产生一个错误的输出“1” 。为了消除这个错误输出，需对输出函数表达式作适当修改。将输出函数的卡诺图修改为如图所示。将输出函数表达式改为Z=XY2Y1
7、01111000 0/01/00/00/01/00/01/11/0武汉理工大学课程设计10 这样便可修复错误输出，则同步逻辑电路图中外部输出应该做出相应修改，修改后的电路图如下图所示：0 0 1 00 d d 0XY2Y100 01 11 1001武汉理工大学课程设计11 三、 在实验板上进行连线，并进行具体实验操作及调试：本次实验，本小组共进行了多次实验，下图是我们第一次实验时的截图。我们小组的首次实验以失败告终。由于整个线路的绕线比较复杂，无法进行仔细的检查和纠正，只好全部重新拆下。在拆卸导线的过程中，我们小组成员最后发现原来是一个引脚未接好，所以整个实验不得不从头开始。武汉理工大学课程设
8、计12 首次实验的失败，给了我们小组一个警示，一定要认真对待实验中的每一个细节，否则可能会功亏一篑，还有就是要妥善的进行布线，这样才有利于检错、纠错。就这样，我们在多次的尝试、失败、再尝试中，积累了大量的实践经验和教训。最后，在小组 3 位成员的共同努力下,我们终于完成了这次实验。下图是我们最终调试所用的线路：武汉理工大学课程设计13 四、 小结及体会：经过此次时序逻辑电路实验，我们对逻辑电路的设计、制造有了比较深刻的感触，尤其是深刻意识到了，对于数字逻辑课程的学习，我们不能仅仅停留在教材所传授的理论知识层面和模型电路图上，作为一门工科课程，我们必须将理论与实践结合起来。只有在实践过程中，我们
9、才能真正了解数字逻辑的意义。同时，在此次实验过程中。我也加深了对各种逻辑电路芯片的了解。对它们的用途和注意事项有了更加深入的理解。对芯片的内部构造和引脚使用都变得比较熟悉。五、 参考文献：数字逻辑 ，胡家宝，机械工业出版社，2006数字逻辑 ，王玉龙，高等教育出版社，1987武汉理工大学课程设计14 本科生课程设计成绩评定表班级： 姓名： 学号：序号 评分项目 满分 实得分1 学习态度认真、遵守纪律 102 设计分析合理性 103设计方案正确性、可行性、创造性204 设计结果正确性 405 设计报告的规范性 106 设计验收 10总得分/等级评语：注：最终成绩以五级分制记。优（90-100 分） 、良（80-89 分） 、中（70-79 分） 、及格（60-69 分） 、60 分以下为不及格指导教师签名：武汉理工大学课程设计15 2011 年 月 日
