1、计算机硬件技术基础第 6 次课章节名称第 2 章 微型计算机第 2 节 内存储器目的要求通过本次课的学习，要求了解存储器的分类及分级存储器结构，掌握RAM 存储器芯片的内部结构及工作原理，了解掩模ROM、EPROM、E2PROM 存储器芯片的特点。重点难点重点：存储器的分类；SRAM 的组成、存储矩阵的结构；两种地址译码方式；DRAM 的刷新。 难点：典型 SRAM 芯片的内部结构。方法手段课堂讲授，利用图片、动画等演示存储器芯片的外部特性、内部结构、工作原理。课 堂 提 问1 分级存储器结构的优点？2存储矩阵有哪两种排列方式？各有何特点？3复合译码与线性译码相比，有什么优点？本 次 课 内
2、容 总 结本次课我们首先学习了存储器的分类，了解了存储器的分级结构及存储器的主要技术指标，重点介 绍了 SRAM 存储器芯片的内部结构及工作原理，分析了 DRAM 的构成及刷新方式，最后介绍了几种 ROM 存储器芯片的工作原理及特点。思考题作业题作业：二、 1、3、4、6参考资料授 课 内 容1知识的回顾与问题的引出存储器是计算机硬件系统的五大功能部件之一，用来存放计算机系统工作时所用的信息程序和数据。计算机配置了存储器之后，才具有“记忆”功能，从而可以不需要人的直接干预而自动地进行工作。现代计算机中有各种各样的存储器，每种存储器都具有其不同的存储特点，计算机中所有存储器及其存储控制电路和存储
3、管理部分等，构成了计算机的存储器系统。计算机的存储器是在不断地扩大容量、加快速度、缩小体积、降低成本的过程中发展的。本章将在介绍微型计算机中存储器系统的组织结构和存储器芯片的接口特性的基础上，重点介绍 CPU 与存储器的接口技术。本次课首先介绍存储器的基本概念和一些典型的存储器芯片。2存储器分类随着计算机系统结构的发展和微电子技术的进步，存储器的种类越来越多，可以按照多种方法对其进行分类，常用的分类方法有以下 4 种：（1）按存储介质分类用来制作存储器的物质称为介质。根据存储介质的不同，可以将存储器分为：磁心存储器、半导体存储器、光电存储器、磁表面存储器和光盘存储器等。当前，计算机的主存使用的
4、大多数是半导体存储器，外存一般为磁表面存储器和光盘存储器。（2）按存取方式分类按照存储器的存取方式可分为随机存取(读写)存储器、只读存储器、顺序存取存储器和直接存取存储器等。随机存取存储器 RAM 的任意一个存储单元都可以随机读写，且存取时间与存储单元的物理位置无关。它一般由半导体材料制成，速度较快，用备注：于内存。断电后，RAM 芯片内的内容将丢失。只读存储器 ROM 的内容可随机读出，但不能被一般的 CPU 写操作随机刷新。断电后，ROM 芯片内的内容依然保持。顺序存取存储器只能按照某种次序存取，即存取时间与存储单元的物理位置有关。磁带是一种典型的顺序存储器。直接存取存储器存取数据时不必对
5、存储介质作完整的顺序搜索而直接存取。磁盘和光盘都是典型的直接存取存储器。（3）按信息的可保护性分类根据存储器信息的可保护性，可将存储器分为易失性存储器和非易失性存储器。断电后信息将消失的存储器为易失性存储器，如 RAM。断电后仍保持信息的存储器为非易失性存储器，如半导体介质的 ROM、磁盘、光盘存储器等。（4）按所处位置及功能分类根据存储器所处的位置可分为内存和外存。位于主机内部，可以被CPU 直接访问的存储器，称为内存。计算机运行时，内存与 CPU 频繁交换数据，是存储器中的主力军，又称主存；位于主机外部，被视为外设的存储器，称为外存。由于外存的数据只有调入内存，CPU 才能应用，起着后备支
6、援的辅助任务，故又称为辅存。半导体 ROM、RAM 用于主存，磁盘、光盘、磁带等存储器常用于外存。存储器的分类如下图所示。存储器外存储器内存储器（ 半导体）存储器 磁存储器（ 、 ） 磁盘 磁带等 光存储器随机存储器R A M只读存储器R O M双极型R A MM O S 型R A M静态R A M动态R A M掩膜R O M可编程P R O M可擦除可编程E P R O ME P R O ME2P R O MF L A S H存储器分类图3分级存储器结构为了保证计算机系统的性能价格比，存储器要求具有大容量、高速度以及低价格等特点。然而，这三者之间是互相矛盾的，如大容量和高速度都必然导致高价格
7、。为了解决这些矛盾，除了不断研制新的存储器，提高存储器的性能外，还可从存储器的系统结构上较好地解决存储器大容量、高速度与低价格之间的矛盾。目前在计算机系统中，通常采用多级存储器体系结构，即使用寄存器组、高速缓冲存储器、主存储器和外存储器，如下图所示。它们的存取速度依次递减，存储容量依次递增，位价格依次降低。Cache 主 存CPU寄存器组磁盘 cache磁 盘磁 带 光 盘存储系统的分级结构寄存器组是最高一级的存储器。在微型计算机中，寄存器组一般是微处理器内含的。有些待使用的数据或者运算的中间结果可以暂存在这些寄存器中。微处理器在对这些寄存器读写时，速度很快，一般在一个时钟周期内完成。从总体上
8、说，设置一系列寄存器是为了尽可能地减少微处理器从外部取数的次数。但是，由于寄存器组是制作在微处理器内部的，受芯片面积和集成度的限制，寄存器的数量不可能做得很多。第二级存储器是高速缓冲存储器(Cache)。Cache 存储器所用的芯片都是高速的，其存取速度足以与微处理器相匹配。一般只装载当前用得最多的程序或数据。设置高速缓冲存储器是高档微机中常用的方法。第三级是内存储器。运行的程序和数据都放在其中。由于微处理器的寻址大部分落在高速缓冲存储器上，内存就可以采用速度上稍慢的存储器芯片，对系统性能的影响也不会太大。由于降低了对存储器芯片的速度要求，就有可能以较低价格实现大容量。最低一级存储器是大容量的
9、外存，如磁带、软盘、硬盘、光盘等。这种外存容量从几十千兆至几百千兆字节，在存取速度上比内存要慢得多。由于它平均存储费用很低，所以大量用作后备存储器，存储各种程序和数据。在目前的微处理器中，普遍具有虚拟存储的管理能力，这时硬盘的存储空间可以直接用作内存空间的延伸，虚存空间可达 64TB。使用这样的存储体系，从 CPU 看，存储速度接近于最上层，容量及成本接近最下层，从而大大提高了系统的性能价格比。4存储器的主要技术指标（1）存储容量存储容量是存储器的一个重要指标，是指存储器可以存储的二进制信息量。存储器的基本存储单位是存储元，每一个存储元能存储一位二进制信息。计算机为了便于对这些大量的存储元进行
10、有效管理，把 8 个存储元列在一起，构成一个存储单元，从而把一个存储器划分为许多个存储单元，每个存储单元存放 8 位二进制信息，称为一个字节信息。计算机对存储器提问：为什么要采用分级的存储器体系结构？的管理是以字节为单位分配各个存储单元一个唯一的地址码，按地址对存储器进行读/写访问。字长是指存储器完成一个读/写操作的二进制位数，一台计算机的字长通常是 8 的倍数。存储容量字数字长微型计算机中的存储器几乎都是以字节(8 位)为单位进行编址的，所以常用存储器可存储的字节数表示存储容量，并以 KB、MB、GB 等作为存储容量的单位。（2）存取时间存取时间指从启动一次存储器操作(读/写)到完成该操作所
11、经历的时间。具体来说，就是指 CPU 发出读/写命令，存储器从接收到寻找存储单元的地址码开始，一直到从存储器中取出数据到 CPU 的数据寄存器或写入数据到存储器为止所需要的时间。存取时间是说明存储器工作速度的指标。存取时间越短，计算机读/写工作速度越快。（3）可靠性可靠性是指存储器对电磁场及温度等变化的抗干扰性。半导体存储器由于采用大规模集成电路结构，因此可靠性高，平均无故障时间为几千小时以上。（4）功耗使用功耗低的存储器，不仅可以减少对电源容量的要求，而且还可以提高存储系统的可靠性。（5）集成度集成度是指在一片数平方毫米的芯片上能集成多少个存储元，常表示为位/片。集成度关系到存储器的容量，所
12、以也是一个重要的指标。（6）性能价格比存储器的性能包括前面几项指标，存储器成本在计算机成本中占有很大比重。因此，降低存储器成本，可降低计算机造价。性能价格比是一个综合性指标，它反映了存储器选择方案的优劣。上述指标有些是互相矛盾的，所以在设计和选用存储器时，应根据需要，在满足主要要求的前提下而兼顾其它。5SRAM 存储器RAM 存储器是一种随机读写存储器，有双极型和 MOS 型两种。双极型速度较高，但集成度较低，功耗大，成本高。而 MOS 型功耗低，集成度高，但速度较低。在 MOS 型 RAM 中又分为 SRAM 和 DRAM 两类。SRAM 的基本存储电路是六管 MOS 触发器，而 DRAM
13、一般由单管组成，需定时刷新。（1）SRAM 的组成SRAM 通常由地址译码器、存储矩阵、控制逻辑和三态数据缓冲器组成。下图是 10241 位的 SRAM 结构示意图。地址反相器X译码器驱动器3 2 3 2 = 1 0 2 4存储单元I / O 电 路Y 译 码 器地 址 反 相 器控制逻辑三态双向缓冲器03 1.03 1.输入03 1. . .输出R / W C SA0A1A2A3A4A5A9A8A7A6SRAM 内部结构图1）存储矩阵一个基本存储单元存放一位二进制信息，一块存储器芯片中的基本存储单元电路按字结构或位结构的方式排列成矩阵。按字结构方式排列时，读/写一个字节的 8 位制作在一块芯
14、片上，若选中，则 8 位信息从一个芯片中同时读出，但芯片封装时引线较多。例如1K 位的存储器芯片由 1288 组成，访问它要 7 根地址线和 8 根数据线。位结构是 1 个芯片内的基本单元作为不同字的同一位，8 位由 8 块芯片组成。位结构方式的优点是芯片封装时引线较少，例如 1K 位存储器芯片由 l024l 组成，访问它要 l0 根地址线和 l 根数据线，但使用芯片为8 块。封装引线数减少，成品合格率就会提高，因此，存储器芯片大多采用位结构形式。2）地址译码器CPU 读/写一个存储单元时，先将地址送到地址总线，高位地址经译码后产生片选信号选中芯片，低位地址送到存储器芯片，由地址译码器译码选中
15、所需要的片内存储单元，最后在读/写信号控制下将存储单元内容读出或写入。地址译码器完成存储单元的选择，通常有线性译码(单译码)和复合译码(双译码)两种方式。线性译码是只用一个地址译码器电路译码，译码输出的字选择线直接选中与输入码对应的存储单元。而复合译码是将地址线分为 X 和 Y 两部分，用两个译码电路分别译码。X 向译码又称行译码，其输出线称行选择线，它选中存储矩阵中一行的所有存储单元。Y 向译码又称列译码，其输出线称列选择线，它选中一列的所有单元。只有 X 向和 Y 向的选择线同时选中的那一位存储单元，才能进行读或写操作。【提问】复合译码与线性译码相比，有什么优点？【解答】复合译码所需选择线
16、数目少，适用于大容量的存储器。如 l024l 的位结构芯片排列成 3232 矩阵，A0A4 送到 X 译码器(行译码)，A5A9送到 Y 译码器(列译码)。参见上图，X 和 Y 译码器各输出 32 根线，由 X和 Y 方向同时选中的单元为所访问的存储单元。若采用线性译码，l0 根地址线输入到地址译码器后，则有 l024 根输出线来选择存储单元。3）控制逻辑与三态数据缓冲器存储器读/写操作由 CPU 控制，CPU 送出的高位地址经译码后，送到控制逻辑的 端。 信号为片选信号， 有效，存储器芯片选中，允许CSCS对其进行读/写操作，当读/写控制信号 、 送到存储器芯片的RDW端时，存储器中的数据经
17、三态数据缓冲器的 D7D0 端送到数据总线RW上或将数据写入存储器。（2）典型 SRAM 芯片 Intel 6116目前各种中、高档 PC 系列微机和工作站普遍采用 SRAM 芯片组成 CPU外部的高速缓冲存储器 Cache，在一般的单片机开发系统、单板机系统及早期的低档微机中，多采用 SRAM 构成存储器的 RAM 子系统。各种 SRAM 芯片的引脚信号基本相同。不过其存储容量不同，则地址线的根数不同；其存储位数不同，则数据线的根数不同。芯片的片选控制线，一般设置一根信号线 或 。读/写控制线的设置方法有两种：一CSE种只设一根“写使能”线 ，当 0 时为写允许，当 1 时为读WWE允许；另
18、一种是设两根读/写控制线 和 ， 0 为读允许，而O0 为写允许。WE下面以 Intel 6l16 为例，介绍 SRAM 芯片的工作方式及内部结构。 1）芯片引脚及工作方式Intel 6ll6 存储容量为 2K8 位。引脚名如下表 l 所示，引脚排列如下图所示，其工作方式如下表 2 所示。表 1 Intel 6116 引脚A10A 0 地址线D7D 0 双向数据线OE输出允许C片选1234567891 01 11 22 42 32 22 12 01 91 81 71 61 51 41 3I n t e l6 1 1 6A7A6A5A4A3A2A1A0图 5 - 5 I n t e l 6 1
19、1 6 引 脚 图D0D1D2G N DVC CA8A9D7D6D5D4D3WEOA1 0图 5-5 Intel 6116 引脚图表 2 Intel 6116 的工作方式工作方式 CEWEOE数据线状态读 0 1 0 DOUT写 0 0 1 DIN维持 1 X X Z(高阻态 )2）内部结构及工作过程Intel 6l16 芯片内部结构框图如下图所示。行译码存储矩阵1 2 8 1 2 8输入控制列I / O列译码. . . . .A4A1 0I / O1I / O8A0A3.VC CG N DC SW EO E.6116 内部功能框图Intel 6l16 芯片内部的存储体是一个由 1281281
20、6384 个静态基本存储电路组成的存储矩阵。它的 11 根地址线分成两组，构成双译码方WE写允许VCC 电源( 5V)GND 地式，7 根用于行地址译码输入，4 根用于列地址译码输入，每当选中一个存储单元，将从该存储单元同时读/写 8 位二进制信息，故 6ll6 有 8 根数据线 D7D0。6l16 存储矩阵内部的基本存储电路中的信息，通过 I/O 控制电路和数据输入输出三态缓冲器及数据线与 CPU 的数据总线连通。在片选信号 有效(低电平)的情况下，如果写信号 有效(低电平)，CS WE则数据输入缓冲器打开，数据总线上的信息便写入存储器。如果 有效O(低电平)， 为高电平时，则数据输出缓冲器
21、打开，信息从存储器读出WE送到数据总线上。无论是写入或读出，每次都是读/写 8 位二进制信息。当控制信号均无效时，读/写禁止，存储器的数据线呈高阻状态。6DRAM 存储器（1）DRAM 的构成DRAM 与 SRAM 一样，由许多基本存储单元按行和列排列组成矩阵。最简单的 DRAM 的基本存储单元是个 MOS 管和一个电容，因而集成度高，成本低，耗电少，但它是利用电容存储电荷来保存信息的，电容通过 MOS管的栅极和源极会缓慢放电而丢失信息，因此必须定时对电容充电，也称作刷新。另外，为了提高集成度，减少引脚的封装数，DRAM 的地址线分成行地址和列地址两部分，因此，在对存储器进行访问时，总是先由行
22、地址选通信号 把行地址送入内部设置的行地址锁存器，再由列地址选通RAS信号 把列地址送入列地址锁存器，并由读/写信号控制数据的读出或C写入，所以刷新和地址两次打入是 DRAM 芯片的主要特点。动态 RAM 需要配置刷新逻辑电路，在刷新周期中，存储器不能执行读/写操作。（2）DRAM 的刷新DRAM 是利用电容存储电荷的原理来保存信息的，由于 MOS 管输入阻抗很高，存储的信息可以保存一段时间，但时间较长时电容会逐渐放电使信息丢失，所以 DRAM 需要在预定的时间内不断进行刷新。所谓刷新，即把写入到存储单元的数据进行读出，经过读出放大器放大之后再写入以保存电荷上的信息。典型的刷新时间间隔为 2m
23、s。DRAM 的刷新是一行一行进行的，每刷新一行的时间称为刷新周期。刷新方式有集中式刷新、分散式刷新以及异步式刷新三种。DRAM 控制器是 CPU 和 DRAM 之间的接口电路，由它把 CPU 的信号转换成适合 DRAM 芯片的信号，解决 DRAM 芯片地址两次打入和刷新控制等问题。DRAM 控制器的逻辑框图如下图所示。C P U D R A M刷新地址计数器地址多路器定时发生器刷新定时器仲裁电路地址总线地址读/ 写R A SC A SW E数据缓冲器DRAM 控制器的逻辑框图图中包括下列功能电路：地址多路器 把来自 CPU 的地址转换成行地址和列地址，分两次送到 DRAM 芯片，实现 DRA
24、M 芯片地址的两次打入。刷新定时器 完成对 DRAM 芯片进行定时刷新的功能，目前使用较多的 lM 位 DRAM 芯片，要求 8ms 内刷新 512 次。刷新地址计数器 只用 的刷新操作，需要提供刷新地址计数器。RAS对于 lM 位的芯片，需要 512 个地址，因此刷新地址计数器要由 9 位构成。但是，目前 256K 位以上的芯片，多数内部具有这种刷新地址计数器，可以采用 在 前的刷新方式。CASR仲裁电路 来自 CPU 的访问存储器的请求和来自刷新定时电路的刷新请求同时产生时，由仲裁电路对两者的优先权进行裁定。定时发生器 提供行地址选通信号 、列地址选通信号 和写RASCAS信号 ，供 DR
25、AM 芯片使用。WE典型的 DRAM 控制器有：8203 芯片可以配合 DRAM2l64 工作：MB1430、MB143l 可以支持 lM 位的 DRAM 芯片和 8086、80286CPU；W4006AF支持 l6M 位的 DRAM 芯片和 80386CPU。（3）典型 DRAM 芯片Intel 2l64 是 64Kl 位的 DRAM 芯片，它的内部有 4 个 128128 基本存储电路矩阵，下图给出了它的引脚图。其中 A7A0 为地址输入， 、RAS分别是行、列地址选通信号，DIN、DOUT 是数据CAS输入和输出， 是写允许信号。WE2164 片内有 64K 个地址单元，需要 16 条地
26、址线寻址。采用行和列两路复用锁存方式，以减少引脚数量，地址线只有 8 根。8 位地址输入线在行选通信号 和列选通信号RAS123456781 61 51 41 31 21 11 09N CDI NW ER A SA0A2A1VC CG N DC A SDO U TA6A3A4A5A7I N T E L2 1 6 4图5 - 8 2 1 6 4 引 脚 图的控制下，分时将行地址 A7A0 和列地址 A15A8 锁存到行地址锁CAS存器和列地址锁存器。低 7 位行与列地址译码，对 4 个矩阵可同时选中 4个基本存储电路，行地址的最高位 A7 和列地址最高位 A15 选择这 4 个基本存储电路中的一
27、个，在 的控制下完成读或写操作。WE片内的 4 个矩阵是在行地址 A7A0 控制下同时刷新的，刷新期间，有效， 无效。A6A0 加到行译码器，使指定的 1284512 个RASC基本存储电路中的信息被读出、放大，然后再重新写回原单元，即完成一行的刷新。由于数据输出端为高阻状态，所以在刷新时数据不向 CPU 传送。2164 芯片无专门的片选信号，行选通信号可认为是片选信号。7只读存储器 ROMROM 通常用来存放固定不变的程序，如微程序、监控程序、固定程序、汉字符号点阵等系统级信息。根据 ROM 存储信息的原理不同，又可细分为：掩模型只读存储器、可擦除可编程只读存储器 EPROM、电可擦除可编程
28、只读存储器 E2PROM 等。（1）掩模型只读存储器这类 ROM 中的信息是厂家根据用户给定的程序或数据对芯片图形(掩膜)进行二次光刻而决定的，因此，在制造过程中其所存数据就已确定，使用时只能读出，不能再进行改变。掩膜 ROM 的优点是可靠性高、集成度高、价格便宜，适合大批量生产。缺点是不能重写。这种器件只能专用，用户可向厂家定做。（2）可擦除可编程只读存储器 EPROM掩膜 ROM 的内容一旦写入，就无法改变，因此使用有限。为了便于研究工作，试验各种 ROM 程序方案，经常需要对 ROM 中的内容进行改写，就研制了一种可擦除可编程的只读存储器，即 EPROM。EPROM 由于是用浮栅型 MO
29、S 管做存储单元，它里面存储的内容可通过紫外线光照射而被擦除，而且又可再用电流脉冲对其重新编程写入程序或数据，还可多次进行擦除和重写，故称为可擦除可编程 EPROM，因而得到了广泛的应用。下面以 2764(8K8)芯片为例，说明 EPROM 的性能和工作方式。Intel 2764 是 8K8 位的 EPROM。下图是 2764 的外部引脚和结构框图。1234567891 01 11 21 31 42 82 72 62 52 42 32 22 12 01 91 81 71 61 5VC CP G MN CA8A9A1 1O EA1 0C ED7D6D5D4D3I N T E L2 7 6 4VP
30、 PA1 2A7A6A5A4A3A2A1A0D0D1D2G N D输出允许编程逻辑Y 译码X 译码输出缓冲Y 门2 5 6 2 5 6存储矩阵. . .D7D0O EP G MC EA1 2A8A7A02764 引脚和结构示意图管脚定义如下：A12A0：地址线，13 位(对应 8K 存储单元)，输入；D7D0：数据线，8 位，双向，编程时作数据输入线，读出时作数据输出线；：片选允许(功能同 )，输入，低电平有效；CECS：输出允许，输入，低电平有效；O：编程脉冲控制端，输入，低电平有效；PGMVpp：编程电压输入端；Vcc：电源电压，5V。2764 有 4 种工作方式：读方式、编程方式、检验方
31、式和备用方式，如表 5-3 所示。表 5-3 Intel 2764 工作方式引 脚 操 作 Vcc Vpp CEOPGM数据输 出读 5V 5V 低 低 低 输出编程 5V 25V 高 高 正脉冲 输入校验 5V 25V 低 低 低 输出备用 5V 5V 无关 无关 高 高阻未选中 5V 5V 高 无关 无关 高阻1）读方式这是 2764 最常使用的方式，在读方式下，Vcc 和 Vpp 均接5V 电压，接低电平，从地址线 A12A0 接收 CPU 送来的所选单元地址，然后PGM使 、 均有效(为低电平)，于是经过一个时间间隔，所选单元的内容CEO即可读到数据总线上。2）备用方式即 2764 工
32、作于低功耗方式，该方式与芯片未选中时类似，这时芯片从电源所取的电流从 100mA 下降到 40mA，功耗降为读方式下的 25%。只要使 端输入一个 TTL 高电平信号，即可使 2764 工作于备用方式，该方PGM式使数据输出呈高阻态。由于读方式时 和 是连在一起的，所以，CEPGM当某芯片未被选中时， 和 处于高电平状态，则此芯片就处于备用CEPG方式，可大大降低功耗。3）编程方式在编程方式下，只要将 Vpp 接 25V(不同型号芯片所加电压不同，有的芯片仅需加 12.5V 电压，加得不正确会烧坏芯片，应注意器件说明)，Vcc 加5V， 端和 端为高电平，从地址线 A12A0 端输入需要编程C
33、EO的单元地址，从数据线 D7D0 上输入编程数据，在 端加入编程脉冲PGM(宽度为 50ms 的高电平脉冲)，便可实现编程(写入)功能。应注意，必须在地址和数据稳定之后，才能加入编程脉冲。4）编程校验方式在编程过程中，为了检查编程时写入的数据是否正确，通常在编程过程中包含校验操作。在每个字节写入完成后，电源电压接法不变，而将， ， 均改为低电平，便可紧接着将写入的数据读出，以检查写OECPGM入的信息是否正确。2764 除以上 4 种工作方式外，实际上还有输出禁止方式和编程禁止方式。编程禁止方式，就是禁止编程。因此，在编程过程中，只要使为低，编程就立即禁止。CE（3）电可擦除可编程只读存储器
34、 E2PROMEPROM 的优点是一块芯片可以多次反复使用，但是它有两个明显的缺点；一是每次编程要从电路中拔下来，先用紫外线擦除器擦除原内容，然后再进行编程，这很麻烦。二是它的擦除是对芯片整体擦除，即使只需要修改一个字节，甚至一位，也必须把整个芯片内容都擦除，然后再重新写入，这是很不方便的。为了克服 EPROM 的这两个缺点，就产生了电可擦除可编程只读存储器 EEPROM，简称 E2PROM。E2PROM 是一种在线可编程只读存储器，它能像 RAM 那样随机地进行改写，又能像 ROM 那样在掉电的情况下所存信息不丢失，即 E2PROM 兼有 RAM 和 ROM 的双重功能特点，使用起来十分方便
35、。（4）闪速存储器(Flash Memory)闪速存储器(Flash Memory)也称快速擦写存储器或快闪存储器，是Intel 公司首先开发，近年来发展起来的一种新型半导体存储器芯片。它采用一种非挥发性存储技术，即掉电后数据信息可以长期保存，又能在线擦除和重写。Flash 是由 E2PROM 发展起来的，因此它属于 E2PROM 类型。Flash Memory 的编程方法与 E2PROM 相同。擦除时，将栅极接地，源极接正电压，使浮栅中的电子泄漏，达到擦除的目的。由于所有的源极是接在一起的，所以 Flash 不能按字节擦除。Flash Memory 既具有 ROM 非易失性的优点，又有很高的
36、存取速度，既可读又可写，具有集成度高、价格低、耗电省等优点。Flash Memory 存取速度比 DRAM 略慢，一般在 65170ns 之间。但在采用一定技术后，可以大大提高存取速度，如 Intel 公司在芯片内部采用SRAM 作为其缓冲器的方法，使 Flash Memory 存取速度突破了 30ns 或更快。由于 Flash Memory 所具有的独特优点，目前 Pentium 以后的主板都采用了这种存储器存放 BIOS 软件，即 F1ash BI0S，由于 Flash 可擦可写，使 BIOS 升级非常快。相同容量的 Flash Memory 芯片与同容量的 E2PROM管脚完全兼容。8小结本次课我们首先学习了存储器的分类，了解了存储器的分级结构及存储器的主要技术指标，重点介绍了 SRAM 存储器芯片的内部结构及工作原理，分析了 DRAM 的构成及刷新方式，最后介绍了几种 ROM 存储器芯片的工作原理及特点。
