1、1,数字电子技术,2,4 组合逻辑电路,对于一个逻辑电路，其输出状态在任何时刻只取决于同一时刻的输入状态，而与电路原来的状态无关，这种电路被定义为组合逻辑电路。,3,4 组合逻辑电路,组合逻辑电路的逻辑关系组合逻辑电路的结构特点：(1)输出、输入之间没有反馈延迟通路；(2)电路中不含具有记忆作用的元件。,4,4 组合逻辑电路,4.1 组合逻辑电路分析 4.2 组合逻辑电路的设计 4.3 组合逻辑电路中的竞争冒险 4.4 若干典型的组合逻辑集成电路 4.5 组合可编程逻辑器件 4.6 用Verilog HDL描述组合逻辑电路作业,5,4.1 组合逻辑电路分析,目的： 步骤：(1)根据逻辑电路，从
2、输入到输出，写出各级逻辑函数表达式，直到写出最后输出端与输入信号的逻辑函数表达式。(2)将各逻辑函数表达式化简和变换，以得到最简单的表达式。(3)根据简化后的逻辑表达式列出真值表。(4)根据真值表和简化后的逻辑表达式对逻辑电路进行分析，最后确定其功能。,给定电路,确定逻辑功能,6,4.1 组合逻辑电路分析,例：已知逻辑电路如图4.1.1所示，分析该电路的功能。 解：1、输出的逻辑表达式2、真值表,7,4.1 组合逻辑电路分析,8,4.1 组合逻辑电路分析,3、确定逻辑功能分析总结真值表，得到变化规律。分析真值表后可知，当A、B、C三个输入变量的取值中有奇数个1时，L为1，否则为0。该电路可用于
3、检查3位二进制码的奇偶性，当输入电路的二进制码中含有奇数个l时，输出1为有效信号，所以称为奇校验电路。如果在上述电路的输出端再加一级反相器，当输入电路的二进制码中含有偶数个l时，输出为1，则称此电路为偶校验电路。,9,4.1 组合逻辑电路分析,10,4.1 组合逻辑电路分析,例： 试分析图4.1.3所示组合逻辑电路的逻辑功能。,11,4.1 组合逻辑电路分析,A=0, X=A、Y=B、,Z=C,逻辑功能： 对输入的二进制数求反码。 最高位是符号位。 0表示正数，1表示负数。 正数的反码与原码相同， 负数的反码是符号位不变， 数值部分逐位取反。,12,4.2 组合逻辑电路的设计,组合逻辑电路的设
4、计与分析过程相反，对于提出的实际逻辑问题，得出满足这一逻辑问题的逻辑电路。通常要求电路简单，所用器件的种类和每种器件的数目尽可能少。用最少的门电路来组成逻辑电路，使电路结构紧凑，工作可靠而且经济。电路的实现可以采用小规模集成门电路、中规模组合逻辑器件或者可编程逻辑器件。因此，逻辑函数的化简也要结合所选用的器件进行。,13,4.2 组合逻辑电路的设计,组合逻辑电路的设计步骤：(1)明确实际问题的逻辑功能。许多实际设计要求是用文字描述的，因此，需要确定实际问题的逻辑功能，并确定输入、输出变量数及表示符号。(2)根据对电路逻辑功能的要求，列出真值表。(3)由真值表写出逻辑表达式。(4)简化和变换逻辑
5、表达式，从而画出逻辑图。,14,4.2 组合逻辑电路的设计,例：某火车站有特快、直快和慢车三种类型的客运列车进出，试用两输入与非门和反相器设计一个指示列车等待进站的逻辑电路，3个指示灯一、二、三号分别对应特快、直快和慢车。列车的优先级别依次为特快、直快和慢车，要求当特快列车请求进站时，无论其他两种列车是否请求进站，一号灯亮。当特快没有请求，直快请求进站时，无论慢车是否请求，二号灯亮。当特快和直快均没有请求，而慢车有请求时，三号灯亮。,输入：,三种类型（特、直、慢）,I0、I1、I2,输出：,3个指示灯（特、直、慢）,L0、L1、L2,15,4.2 组合逻辑电路的设计,0,0,0,0,0,1,0
6、,1,0,0,1,0,0,1,0,16,4.2 组合逻辑电路的设计,L0,L2,L1,I0,I2,I1,1,1,1,1,0,0,0,0,I1,I1,I2,I2,I0,I0,0,0,1,1,1,0,0,0,17,4.2 组合逻辑电路的设计,用两输入与非门和反相器设计 表达式变换,表达式的变换不能改变逻辑关系！,18,4.2 组合逻辑电路的设计,三个2输入与非门,一片74HC00 IC （四2输入与非门）,五个反相器,一片74HC04 IC （六反相器）,或者两片74HC00 IC （四2输入与非门）,19,4.2 组合逻辑电路的设计,例： 试设计一个码转换电路，将4位格雷码转换为自然二进制码。可
7、以采用任何逻辑门电路来实现。,20,4.2 组合逻辑电路的设计,输出逻辑函数、化简参看P133,变换表达式：变换的宗旨是在满足设计要求的前提下， 减少所用器件数目和种类，使电路得到简化。,21,4.2 组合逻辑电路的设计,观察表达式：,两个与门、一个或门、两个反相器,3个与非门、两个反相器,或5个与非门,1个异或门,22,4.3 组合逻辑电路中的竞争冒险,一、产生竞争冒险的原因,A=1,B=0,L=0,延时,竞争冒险,23,4.3 组合逻辑电路中的竞争冒险,一、产生竞争冒险的原因当一个逻辑门的两个输入端的信号同时向相反方向变化，而变化的时间由差异的现象，称为竞争。由竞争而可能产生输出干扰脉冲的
8、现象称为冒险。,或者,24,4.3 组合逻辑电路中的竞争冒险,二、消去竞争冒险的方法 1、发现并消去互补乘积项,B=C=0,消去,25,4.3 组合逻辑电路中的竞争冒险,二、消去竞争冒险的方法2、增加乘积项以避免互补项相加,26,4.3 组合逻辑电路中的竞争冒险,二、消去竞争冒险的方法3、输出端并联电容,输出电阻,外接 电容,现代数字电路或数字系统的分析与设计， 可以借助计算机进行时序仿真，检查电路 是否存在竞争冒险现象。,27,4.4 若干典型的组合逻辑集成电路,一、编码器 1、编码器的定义与工作原理用一个二进制代码 表示特定含义的信息称 为编码。具有编码功能的逻 辑电路称为编码器。,28,
9、4.4 若干典型的组合逻辑集成电路,一、编码器 1、编码器的定义与工作原理(1)普通编码器,电路略（参见P138),29,4.4 若干典型的组合逻辑集成电路,一、编码器 1、编码器的定义与工作原理(2)优先编码器,30,4.4 若干典型的组合逻辑集成电路,一、编码器 1、编码器的定义与工作原理 例：8421BCD码编码器。,输入指示,31,4.4 若干典型的组合逻辑集成电路,32,4.4 若干典型的组合逻辑集成电路,2、集成电路编码器,33,4.4 若干典型的组合逻辑集成电路,2、集成电路编码器,优先级输出,工作指示,优先级输入,34,4.4 若干典型的组合逻辑集成电路,例：16线-4线优先编
10、码器,EI1=0,GS1=0,EO1=0,EI0=0,GS0=0,EO0=0,GS=0,L3L2L1L0=0000,EI1=1,A15A8=0,EO1=1,GS1=0,L3=0,EI0=1,A3=1,GS0=1,Y2Y1Y0=011,L3L2L1L0=0011,GS=1,EI1=1,A8=1,EO1=0,GS1=1,GS0=0,GS=1,L3L2L1L0=1000,优先级从高到低：A15A0,35,4.4 若干典型的组合逻辑集成电路,集成电路编码器小结：1、编码器的用途：将输入信息转换为二进制编码。8线-3线。2、编码器的用法：熟练掌握功能表。（1）信息输入有效信号；优先级；（2）输入控制有效
11、信号；（3）输出：A、编码；B、控制信号要求：画出应用电路逻辑图。,36,4.4 若干典型的组合逻辑集成电路,二、译码器/数据分配器1、译码器的定义与功能译码是编码的逆过程。功能是将具有特定含义的二进制码转换成对应的输出信号，具有译码功能的逻辑电路称为译码器。分类：唯一地址译码器、代码变换器。,37,4.4 若干典型的组合逻辑集成电路,二、译码器/数据分配器1、译码器的定义与功能,在使能输入端信号 有效时，对应每一组 输入代码，只有其中 一个输出为有效，其 余端则为相反电平。,特点：,38,4.4 若干典型的组合逻辑集成电路,二、译码器/数据分配器1、译码器的定义与功能 例：2线-4线译码器,
12、使能信号，低有效。,39,4.4 若干典型的组合逻辑集成电路,二、译码器/数据分配器2、集成电路译码器（1）二进制译码器常用IC型号：74HC138(74LS138)74HC139(74LS139),低有效,低有效,40,4.4 若干典型的组合逻辑集成电路,二、译码器/数据分配器2、集成电路译码器,41,4.4 若干典型的组合逻辑集成电路,二、译码器/数据分配器2、集成电路译码器译码器应用：5线32线译码器分析：编码输入译码输出采用74LS138设计，8*4=32，需要四片IC。四片IC至少需要2个输入信号加以选择。2线-4线译码器：74LS139,5位二进制数,32位,42,4.4 若干典型
13、的组合逻辑集成电路,43,4.4 若干典型的组合逻辑集成电路,例：用74HC138实现函数,44,4.4 若干典型的组合逻辑集成电路,二、译码器/数据分配器2、集成电路译码器（2）二-十进制译码器（3）七段码显示译码器,45,4.4 若干典型的组合逻辑集成电路,二、译码器/数据分配器2、集成电路译码器（3）七段码显示译码器,46,4.4 若干典型的组合逻辑集成电路,输出高电平,驱动共阴 数码管,47,4.4 若干典型的组合逻辑集成电路,灭零,48,4.4 若干典型的组合逻辑集成电路,3、数据分配器,功能：,将公共数据线上的 数据根据需要送到 不同的通道。,用途：,信号源共享； 分时数据传送。,
14、49,4.4 若干典型的组合逻辑集成电路,3、数据分配器,50,4.4 若干典型的组合逻辑集成电路,三、数据选择器1、数据选择器的定义与功能数据选择是指经过选择，把多路数据中的某一路数据传送到公共数据线上。,51,4.4 若干典型的组合逻辑集成电路,三、数据选择器,52,4.4 若干典型的组合逻辑集成电路,2、集成电路数据选择器,53,4.4 若干典型的组合逻辑集成电路,2、集成电路数据选择器,54,4.4 若干典型的组合逻辑集成电路,2、集成电路数据选择器逻辑函数发生器例：,55,4.4 若干典型的组合逻辑集成电路,2、集成电路数据选择器,并串转换,56,4.4 若干典型的组合逻辑集成电路,
15、四、数值比较器1数值比较器的定义及功能 数值比较器就是对两个二进制数A、B进行比较的逻辑电路，比较结果有AB、AB以及A=B三种情况。(1)1位数值比较器,57,4.4 若干典型的组合逻辑集成电路,(2)2位数值比较器,58,4.4 若干典型的组合逻辑集成电路,(2) 2位数值比较器,59,4.4 若干典型的组合逻辑集成电路,2集成数值比较器,60,4.4 若干典型的组合逻辑集成电路,2集成数值比较器,数值输入,比较输出,0,0,1,FA=B,FAB,FAB,61,4.4 若干典型的组合逻辑集成电路,五、算术运算电路1、半加器和全加器(1) 半加器功能：完成1位二进制数相加。,62,4.4 若
16、干典型的组合逻辑集成电路,(2) 全加器功能：加数、被加数、低位进位相加。,63,4.4 若干典型的组合逻辑集成电路,2、多位数加法器(1) 串行进位加法器,64,4.4 若干典型的组合逻辑集成电路,(2) 集成4位超前进位加法器74HC283超前进位：每一位的进位只由加数和被加数决定。,65,4.4 若干典型的组合逻辑集成电路,(2) 集成4位超前进位加法器74HC283,66,4.4 若干典型的组合逻辑集成电路,3、减法运算,A+B反+1,1,求补,减法运算分析,67,4.4 若干典型的组合逻辑集成电路,减法运算分析 （1）A-B0，设A=0101 B=0001,A-B0，所得的差值就是差
17、的原码，借位信号为0。,68,4.4 若干典型的组合逻辑集成电路,减法运算分析 （2）A-B0，设A=0001 B=0101,A-B0，所得的差值是差的补码，借位信号为1。,69,4.5 组合可编程逻辑器件,一、PLD的结构、表示方法及分类1、PLD的结构,70,4.5 组合可编程逻辑器件,2、PLD的表示方法（1）连接方式,固定连接，不可编程改变,编程实现“接通”连接,编程实现断开状态,71,4.5 组合可编程逻辑器件,2、PLD的表示方法 （2）基本门电路的表示方法,72,4.5 组合可编程逻辑器件,2、PLD的表示方法 （2）基本门电路的表示方法,互补输出输入缓冲器,三态输出缓冲器,73
18、,4.5 组合可编程逻辑器件,2、PLD的表示方法 （3）编程连接技术,一次编程,多次编程,浮栅MOS管开关,74,4.5 组合可编程逻辑器件,3、PLD的分类（1）按集成度分低密度：1000门以下；高密度：1000门以上。（2）按结构体系分简单PLD复杂可编程逻辑器件CPLD现场可编程门阵列FPGA,75,4.5 组合可编程逻辑器件,3、PLD的分类（3）按PLD中的与、或阵列编程分,76,4.5 组合可编程逻辑器件,二、组合逻辑电路的PLD实现1、可编程逻辑阵列PLA 例：,1,2,3,4,5,6,7,77,4.5 组合可编程逻辑器件,二、组合逻辑电路的PLD实现2、可编程阵列逻辑PAL,78,4.5 组合可编程逻辑器件,二、组合逻辑电路的PLD实现2、可编程阵列逻辑PAL,79,作 业,P192 4.1.1 (a) 4.1.5 4.1.6 4.2.1 4.2.6 4.2.7 4.4.1 4.4.3 4.4.9 4.4.10 4.4.14 4.4.20 4.4.31 4.4.32,80,
