1、1200V 增强型碳化硅纵向结型场效应晶体管功率模块1200V Enhancement-mode SiC VJFET Power Modules李兴鲁 查祎英 胡冬青 译 北京工业大学 Translated by Li Xinglu, Zha Yiying, Hu DongqingBeijing University of Technology 摘要：最近的模块研发工作已经生产出封装在 SP1 模组中的快速开关， 1200V、13m、增强型 SiC JFET 半桥模块。这些模块由 36mm2 SiC VJFET 和 23mm2 肖特基管的并联组合而成。在 ID=100A 条件下，获得 2.7m
2、-cm2 的比导通电阻。开关测试采用了标准的双脉冲感性负载电路，在 600V、100 A、温度分别为 25和 150的条件下，得到了历史最低的总开关损耗100A、150下为 1.25mJ。本文详细介绍测试的开关性能、所采用的栅极驱动电路，以及获得这些结果推荐使用的缓冲器。关键词：模块 SiC 栅极驱动 开关损耗 缓冲器Abstract: Latest module research has made possible the production of fast switch that packed in SP1 module suit, an enhanced SiC JFET half-b
3、ridge module with 1200V and 13m. The modules are parallel-connected with 36mm2 SiC VJFET and 23mm2 SBD. Under ID=100A, it achieves the specific on-resistance 2.7m-cm2。 . Standard dual-pulse inductive load circuit is applied to test the switch. Under the condition of 600V, 100A, with temperature resp
4、ectively being 25 and 150, it achieves record-lowest general switch loss: with 100A, and 150, it is 1.25mJ. The article introduces in detail the function of the switch, the grid drive circuit applied, and the bumper recommended to achieve the rusults.Keywords: Module, SiC, Grid drive, Switch loss, B
5、umper中图分类号TN86 文献 标识码 A 文章编号： 1561-0349（2011）12-1 引言人们对 SiC 功率晶体管感兴趣的大部分应用，都是要求更高功率的场合，考虑到降低成本、缩减系统面积、便于冷却等因素，它们通常采用模块封装。为满足这种需求，Microsemi PPG 应用 SemiSouth 实验室的常闭型 1200V JFET 和 1200V 二极管，制造了封装在相位补偿半桥 SP1 模组中的 1200V、13m 的半桥模块，其特点是针对未来更高功率应用的集成，如图 1 所示 1。由于使用 SiC 功率 JFET 的一大优点是开关速度快和最终开关损耗低，所以，为得到高开关频
6、率而优化这种模块变得最为重要尽管与所有其他快速开关器件一样，当试图使开关速度最快时，减少电路寄生效应至关重要。由于 SiC JFET 器件固有电容低，电力电路由于寄生回路或漏电电感产生的振荡变得非常重要，需要特别关注。第一套模块采用只包含 SiC JFET 开关的半桥电路配置，并反并联 SiC 肖特基势垒二极管SBD 进行相位补偿。每个开关臂由 4 个 9mm2(总共 36mm2), 50m 的 JFET 芯片和 2 个并联的 11.5mm2(总共 23mm2 SiC), 30A 肖特基势垒二极管（SBD）组成。测试这些最初的模块使我们意识到，以最大速度切换这些器件时可能会遇到的鸣振问题。因此
7、，我们把注意力重点放在电路改进上面，它不仅要有助于栅驱动和电力电路，同时，任何可以让设计者充分发挥用 SiC JFET 模块优异开关速度优势的模块电路配置的变化，也是关注重点。图 1 SP1 半桥、相位补偿模块，每个开关臂采用 4 个并联 50m SiC JFET 芯片，和 2 个并联 30A 反平行 SiC SDB。为使震荡最小化，包括了内置缓冲器。2 栅极驱动之前的刊物，介绍过一种专门为 SiC JFET 设计的优化二级直流耦合驱动器 2。第一个驱动级，最初在开通瞬态提供 1 个高峰值电流脉冲，以便给器件输入电容快速充电、从而获得非常快的开通速度。一旦器件完全转换入导通状态，第二个驱动级，
8、将输出电流减小到一个保持器件导通需要的适度稳态电流值。同样的构想可用于 SiC JFET 模块，在每级将输出电流简单调节到要求的输出电流。为单芯片 50m SiC JFET 设计的驱动器，在开通时能提供了最大 6A 的峰值电流。因为，此处描述的 SP1 模块中，每个开关臂设计了 4 个并联的 50m 芯片，故而输入电容值将四倍于分立器件。因此，为了得到最快的开关速度，模块在开通时需要一个更高的峰值栅电流。图 2 提供了一个栅驱动器的简化原理图，用以达到这个能提供的卓越开关效果。由第一驱动级提供的高峰值电流脉冲，是用 3 个IXDD509 驱动集成电路并联组成的，而不是像分立驱动器电路那样用一个
9、驱动器 IC。这种并联组合能获得最大峰值 27A 的拉电流。连接在 3 个并联 IXDD509 驱动器输出端和模块栅极间的，是一个 0.5 的栅开通电阻。这将把 25下的峰值电流最大限制在 25A，如图3 所示。改进的模块栅极驱动器的第二驱动级，由第 4 个 IXDD509 驱动器 IC 控制，而不是像分立驱动器那样用 PNP BJT 控制。这样允许更简单的驱动，减少热量，因为与分立器件相比，模块的稳态栅电流更高。图 2 用于 SP1 模块驱动的峰值为 25A 栅驱动器原理图二极管改为空心中间通直线，电阻为长方形，符号为斜体图 3 与模块相连的、二级模块栅驱动器输出栅压和栅电流上图符号改为斜体
10、3 测试和优化当 dV/dt 超过 20V/ns 的时候，对第一个模块的测试取得的最初开关波形不甚理想。由于电力电路寄生效应和 SiC JFET 开关低本征器件电容之间的相互作用，在母线电压和反射回栅极的波形上测到明显的高频鸣响与振荡。降低开通和关断时的高频振荡、增进模块性能的一个方法是在关键区增加一些缓冲电路，也就是在靠近模块开关的输入 DC 总线，直接跨接 R.C 缓冲器，并在栅- 源终端之间直接跨接的栅极电容，以增加能量储存、抵消“米勒效应”。首次缓冲器评估是在模块外部连接缓冲器进行的。一旦完成优化，我们就把缓冲器集成在模块内部（如图 1 所示）以获取最好的效果。图 4 记载了在 SP1
11、 模块上进行开关测试的测试电路和缓冲器布置情况。由于缓冲器焊接在模块包内部，故而所有的漏极电流测量将包括任何相关的缓冲器电流。图 5 给出了有内部电阻- 电容缓冲器跨接直流母线，和栅极电容连接栅-源管脚的半桥模块的开关性能。开通时适度的振荡是可以接受的，但在关断时会观察到这种振荡带来的脉冲波干扰。图 6 给出了在模块内部，芯片级水平上直接探测的结果。图 4 用于测试开关速度的双脉冲感性负载测试电路。所有与封装模块相关的元件都用绿框线围住。引线接口用灰色圆点表示并配以相关管脚编号。二极管改为空心中间通直线，电阻为长方形，符号为斜体图 5 内接直流母线 RC 缓冲器和单栅- 源电容的开关波形：（a
12、）开通；（b）关断符号改为斜体图 6 芯片级测得的栅压和栅驱动器输出栅压符号改为斜体图 7 150下 1200V、13mSiC JFET 模块的开关损耗（4 个 50m 芯片并联） 。V DS = 600V, ID_PK = 100A，相臂补偿电路连接。 （a ）开通， （b）关断符号改为斜体可以观察到，在驱动电路输出端测得的栅压，与芯片级上测得的栅压不同。关断时芯片级存在的振荡，当进行外部测量时观察不到。添加栅-源 RC 缓冲器（在图 4 中用红色突出）有助于抑制不期望的振荡、改善关断波形，如图 7 所示。一旦获得可接受的波形，就开始测量 150条件下、不同漏电流负载的关断损耗，并绘于图 8
13、。正如图 8 看到的那样，在 100A、150条件下，可获得 1.25mJ 的低开关能耗。相比其它额定值相当的 SiC 模块，它替代了 1200V、100A SiC MOFET 模块最低开关能耗新纪录，SiC MOSFET 模块100A、150下总开关损耗接近 12.2mJ34。相比硅工艺，在相同的 100A、150测试条件下 CM100DY-24NF Si IGBT 测得的总开关损耗为 20.8mJ4。图 8 25（实线）和 150（虚线）下，1200V、13m SiC JFET 模块（4 个 50m 芯片并联）开关损耗随漏电流变化符号改为斜体4 结论随着碳化硅器件进一步成熟以及集成越来越多
14、的应用，它们在更高功率应用中魅力将继续增长。因此，更高功率水平的需要、多芯片功率模块，必须能封装在可靠的、标准的模块包装里。但是，为了使用户在高压大电流条件下实现碳化硅功率 JFET 的最大高速瞬态能力，必须仔细设计栅极驱动、布线、布局并兼顾考虑模块的寄生效应。使所有可能的寄生电感贡献最小是关键，包括电力电路以及栅极驱动器，由于 SiC JFET 低器件电容潜在的“鸣响”振荡。这个概念并不新鲜，它与 MOSFET 首次引进时遭遇的要求一致。然而，如这里所叙述那样，高速、常闭型 1200V、100A SiC VJFET 半桥模块的高频振荡，可以通过设置 RC 缓冲器显著减小，在某些情况下甚至可以
15、消除。用这种方法，在 150下可以观察并测得 1.25mJ 的历史新低开关损耗。5 致谢封装在 SP1 模组中的半桥模块，由 the Microsemi Power Products Group 的一个部门组装。我们要特别感谢 Serge Bontemps 和 Pascal Ducluzeau 提供的封装监管和初始测试。参考文献1 http:/ R. Kelley, A. Ritenour, D. Sheridan, and J. Casady, “Improved Two-Stage DC Coupled Gate Driver for Enhancement-Mode SiC JFET,”
16、 Conf. Proc of APEC 2010.3 http:/ J. Richmond, S. Leslie, B. Hull, M. Das, A. Agarwal, and J. Palmour, “Roadmap for Megawatt Class Power Switch Modules Utilizing Large Area Silicon Carbide MOSFETs and JBS Diodes,” Conf. Proc. of Energy Conv. Congress and Expo, ECCE 2009. Nov. 2009, pp. 106-111.5 D.
17、C. Sheridan, A. Ritenour, V. Bondarenko, J. B. Casady, and R. L. Kelley, “Low Switching Energy 1200V Normally-Off SiC VJFET Power Module,” Conf. Proc. of ECSCRM 2010.原文题目和作者1200 V Enhancement-mode SiC VJFET Power Modules ,Robin Schrader, Vlad Bondarenko, David C. Sheridan, Jeff Casady, SemiSouth Laboratories, Inc., 201 Research Blvd.,Starkville, MS, USA
