1、第五章 IV-CV表征(IV（current-voltage）and CV（capacitancevoltage） Characterization),IV（current-voltage）和CV（capacitancevoltage）测量是测量材料电学性能的重要手段，从广义上说就是通过测量材料或器件的电压电流或电压电容之间的内在关系来获得材料的电学性质，例如电阻率、导电类型、载流子浓度等。IV、CV测试的应用范围很广，在电子元器件、通讯、传感器等领域都发挥着重要的作用。特别是近年来随着微电子行业的快速发展，半导体元器件的尺寸越来越小，对硅晶片的均匀性、杂质浓度分布、晶体管的参数以及整个集成电
2、路器件的失效性分析的测试显得更加重要。世界著名的测试设备生产厂商如吉时利 (Keithley)和安捷伦(Agilent)都推出了IV和CV测试功能整合在一起的测试设备，用于半导体行业的元器件参数测试和失效性分析，这种仪器统称为半导体参数测试仪，具有功能模块化设计，电脑自动控制，测试快速和结果图形化显示等优点，本章所讨论的IV、CV测试主要就是指使用半导体参数测试仪检测半导体器件的IV和CV特性的方法，这在半导体性能测试中具有非常重要的实用意义,1. 简介,半导体器件种类很多，应用广泛，例如各种晶体管：二极管、三极管、场效应管、晶闸管等，而由各种晶体管和连线组成的集成电路更加多种多样，功能各异。
3、对于半导体器件，根据不同的功能和需要，所要测试的电学参数也各不相同，一般包含电阻率、导电类型、极性、载流子浓度、迁移率、少子寿命、载流子浓度分布等。半导体材料和器件的电学性能测量有很多种方法，例如扩展电阻、四探针、三探针、IV、CV及Hall测量等。 I-V测试的是器件两端在施加不同电压时的电流特性。得到的是关于器件的输运性质的参数如电阻率、载流子浓度、二极管的整流特性等。,C-V测试的是半导体材料或器件中的电容充放电特性，可以获得材料中杂质浓度及其分布的信息，CV测量通过扫描截面可以获得材料截面均匀性以及纵向杂质浓度分布的信息，因此比四探针等测试方法具有更大的优点。 基于C-V测试的操作简单
4、和低成本，它目前已成为最普遍的载流子浓度分布测试手段。扩展电阻法也可以测量载流子纵向分布，但需要样品进行预处理，同时对样品的导电性也有一定的要求。而C-V法既可以测量低阻衬底上外延层材料的载流子浓度分布，同时也可以测量高阻衬底上材料的载流子浓度分布。 在这里要提一下深能级瞬态谱的测量（DLTS），它其实是C-V法的一个特例，测量的是半导体中瞬间的一个电容值，通过它可以得到半导体禁带中存在的一些由杂质造成的深能级的信息，如这些深能级的位置、浓度和发射、复合速率等。因此，DLTS常常和CV测试仪整合在一个仪器中。,半导体材料有空穴导电和电子导电两种类型（P型和N型），它们的输运性质是不同的，当两种
5、类型的半导体材料连接在一起时就形成了pn结。这是半导体器件的基本组成单元。由于结势垒的存在导致pn结的输运性质具有单向性，当我们利用IV和CV法测试pn结的正反向时，就可以得到PN结的输运性质、输运机制和载流子密度等信息。同样的测量也适用于肖特基结（半导体与金属形成的结）上。载流子的寿命对于半导体也是一个重要的性质，特别是对于掺杂引起的载流子，它的寿命和杂质浓度，掺杂种类，缺陷密度等密切相关，最终导致了半导体性能上的差异。对寿命的测量有多种方法，而采用光脉冲和IV、CV结合的方法可以方便的测量半导体中载流子的寿命，从而了解半导体内部杂质分布等信息。总之，半导体的输运性质的测量对于了解半导体的性
6、能具有重要的作用。而IV、CV测试法是测量输运性质不可或缺的重要手段。,2. IV（current-voltage）表征,引言原理应用,一.引言,对于一个半导体样品进行IV测量可以得到它的很多性质。最简单的应用就是测量半导体的电阻特性。在室温下半导体材料的电阻率一般为10-4-109.cm,介于导体和绝缘体之间。它的导电性能与温度，掺杂，晶格缺陷等因素密切相关，特别是掺杂能造成半导体材料电阻率的急剧变化，所以测量半导体材料的电阻率是表征半导体掺杂浓度和掺杂效果的一个重要参数。我们需要根据半导体的种类和性质选择合适的测试方法，这样才能得到材料的真实信息。例如，样品是块体材料还是薄膜材料，样品的种
7、类、形状、大小，掺杂类型、电阻率的大小范围区间等等，只有了解了这些背景信息，我们才能选择正确的测试方法和步骤。,二. 原理,PN结加正向电压时，呈现低电阻，具有较大的正向扩散电流；PN结加反向电压时，呈现高电阻，具有很小的反向漂移电流。当加在PN结上的反向电压增加到一定数值时，反向电流突然急剧增大，PN结产生电击穿这就是PN结的击穿特性。,p-n结的典型电流-电压曲线,三. 应用,3.1: 判断金半（金属-半导体）接触类型,由于金属与半导体功函数的差别，某些金属与半导体接触会形成比较好的欧姆接触，而另外一些金属与半导体接触会在接触界面处形成势垒，得到的是肖特基接触，这种接触也就形成了肖特基二极
8、管。例如，如果 n 型半导体同一个功函数比它大的金属接触，由于WBWn(WB是金属的功函数，Wn是n型半导体的功函数)，电子在W=WB-Wn的作用下，从半导体跑到金属中去。达到平衡时，金属的费米能级(EF)B 同半导体的费米能级(EF)n相等，半导体表面因缺少了电子而带正电，金属表面则因多余电子而带负电，在金属和半导体之间就有接触电势差。能带图如图所示,功函数较大的金属与n型半导体接触能带图,根据上述，金半接触的类型可以根据测得的伏安特性曲线来判断，典型曲线如图所示,金属半导体接触伏安特性曲线,3.2: 检测太阳电池性能参数,太阳电池在光照情况下与典型的伏安特性曲线有区别，曲线并不通过坐标零点
9、，这是由于太阳电池的光生伏特效应引起的。通过测量光照情况下太阳电池的伏安特性曲线，可以获得太阳电池器件性能的重要参数。,太阳电池伏安特性曲线-光照,上图所示即是太阳电池在光照情况下的伏安特性曲线，从曲线中我们可以得到短路电流、开路电压、输出功率、填充因子等一系列重要参数。另外也可以根据伏安特性曲线来分析问题太阳电池的症结所在，如下图是一片效率不高的太阳电池的暗环境下的伏安特性曲线，从曲线中我们就可以看出两大问题：1.结特性不好；2.反向电流过大,太阳电池暗环境下的伏安曲线,3. CV（ capacitance -voltage）表征,引言原理应用,一. 引言,C-V测试的是材料的电容充放电特性
10、，通过它可以获得半导体材料的导电类型，杂质浓度及其分布，少数载流子寿命等信息。自从1960年Hillibrand 等首先提出利用C-V法测量半导体中多数载流子浓度后，这项技术在半导体测试行业发展迅速，成为测量半导体性质的主要方法之一。C-V测试利用半导体中形成的各种结的电容效应作为测试基础，例如pn结，肖特基结（MS），金属绝缘体半导体（MIS）结构等。下面我们通过分析测量pn结的C-V关系来阐述其测量载流子浓度的机理。,二. 原理,pn结的结电容特性和C-V关系半导体材料根据导电类型的不同可以分为p型和n型。对于n型半导体，主要载流子是电子，少数载流子为少量空穴。而p型半导体的主要载流子则是
11、空穴，少数载流子为电子。当我们将p型和n型半导体材料结合在一起就形成了pn结。pn结最基本的特征和性质就是单向导电性。电流由p区流向n区时电流导通，由n区流向p区时电流隔断。以硅为例，它的p型和n型主要由掺杂不同种类的杂质元素造成，n型硅中电子的浓度远远大于空穴的浓度，费米能级在带隙的上半部，接近导带，而p型硅中则恰恰相反，空穴的浓度远远大于电子的浓度，费米能级在带隙的下半部，接近价带。当p型和n型硅连接在一起时，由于二者费米能级位置不同，在连接处就会形成电荷积累，形成势垒。,pn结能带结构示意图 势垒高度 可由p区和n区的费米能级差求得：（5.1）,由于势垒区存在能级的变化，也就是存在着电场
12、，这被称为内建电场（电压即为V）,内建电场沿着抵消多数载流子扩散趋势的方向。因此在内电场存在的区域载流子同时受到扩散与漂移两种作用，达到平衡时势垒区没有电子或空穴流动，所以又称为耗尽区。考虑在一维情况下，在耗尽区内电荷分布和电场的关系满足泊松方程：,（5.2）,其中,为半导体的介电常数，q为单位电量电荷，,为电荷分布密度。,（5.3）,可写为：,Vq为单位电量电荷，p(x)为空穴载流子密度，n(x)为电子载流子密度，ND(X)和NA(X)分别为固定正负电荷的密度，它们的物理意义就是掺杂原子在贡献一个移动的载流子后残余下来的固定电荷。因此，实际上这就是施主离子浓度和受主离子浓度。这样，由于在势垒
13、区存在内建电场,平衡状态时不存在可移动的载流子，因此上式可简写为：,（n型掺杂区） 5.4-1,(p型掺杂区) 5.4-2,解这个二次微分方程可得到电势与坐标位置的关系,分别在n,p区写出解：,5.5-1,5.5-2,由上式可以看出，电势分布为抛物线,接下来我们可以求出势垒宽度L的表达式,根据边界条件，在n,p结合点（x=0）电势连续，因此，利用公式5.5可以求得势垒高度VD：,5.6,又因为 L=xn+xp, NAxp=NDxn, 可得：,5.7-1,5.7-2,代入式5.6,可得,5.8,因此可求得耗尽区宽度L：,5.9,上式说明了耗尽区宽度和掺杂浓度以及势垒高度之间的关系，可以看出，耗尽
14、区宽度随势垒高度增加而增大，随掺杂浓度增加而减小。下面主要考虑单边突变结的情况，即一边掺杂浓度远高于另一边。 对于p+n结，NAND， xpxn，可以认为Lxn,可得,5.10,5.11,对于pn+结，NAxn，可以认为Lxp,可得,5.12,5.13,下面我们讨论外加电场存在的情况下的情况，当pn结外加电压V时，由于电压只能存在于耗尽区，则耗尽区总电压为Vi-V。可得,5.14,由电中性条件NAxp=NDxn可知耗尽区电荷Q为,5.15,将5.14代入上式得,5.16,下面我们求等效电容的表达式，根据微分电容的定义将上式对电势求微分得,5.17,上式为pn结单位面积上的等效电容表达式. 根据
15、式5.14还可以得到电容与势垒宽度的关系式,5.18,如果pn结的平面面积为A,则整个pn结的电容可表示为,5.19,这就是一个等效的平板电容的公式，pn结势垒区可以看作是两平行极板组成的一个电容器，势垒区宽度就是平板间距。根据5.14式势垒宽度L随外加反向偏压增加而增宽，因此等效电容随外加反向偏压增加而减小。考虑单边突变结的情况可得:,5.20,NL为轻掺一边的掺杂浓度，从5.20可以看出，电容与轻掺一边的掺杂浓度平方根成正比，和势垒电压加反向偏压的和的平方根成反比。,由此，我们得到了势垒电容与外加偏压以及掺杂浓度之间的关系，利用此公式我们就可以测量pn结的掺杂浓度。由于pn结的两边的掺杂情
16、况不同，所以势垒电容和这两边的掺杂浓度都有依赖关系，为了测量的方便，一般我们都将待测样品做成单边结以测量其中一边的掺杂浓度及其分布。在单边结中考虑到掺杂可能不是均匀的，而是有一定的梯度分布，这时N不是常数，而是位置的函数N(x)，将5.20式微分求解可得,5.21,5.21式就是C-V测试法的原理公式，在此公式中隐含着一个近似条件，那就是耗尽层近似，在势垒区中不存在载流子，而在势垒区外是电中性的（整个半导体材料应该保持电中性）。在实际情况中势垒区与电中性区之间有一层过渡层，对测量会造成影响。,肖特基结的结电容特性和C-V关系,在金属中，电子可以自由流动，但只有费米能级附近的少数电子可以在热激发
17、的作用下跃迁到更高的能级，而不能逸出金属。这说明金属的费米能级低于体外真空能级，而金属的功函数就表示了真空能级和费米能级之间的差，用W表示为 W = E0-Ef如果金属和半导体（n型）相连且半导体费米能级高于金属费米能级，则半导体中电子将流入金属，使金属表面带负电，半导体表面带正电，达到平衡态时二者费米能级相等。这时金属和半导体之间的电势差为V =(Ws-Wm)/q 5.22,上式被称为肖特基莫特规则。由于金属内部不能存在电场，此电势差一般落在金属和半导体的界面间以及半导体内部的空间电荷区，如果界面很窄，电子可以遂穿，则此电势差只存在于半导体的空间电荷区。空间电荷区载流子浓度很小，只存在固定的
18、离子电荷，电阻很大，类似于pn结中的耗尽区,称为阻挡层。 对于p型半导体，则要求WsWm ,此时形成的电势差形成了空穴阻挡层。,金属半导体接触的平衡能带图,由金属和半导体接触形成的势垒被称为肖特基势垒。肖特基势垒与pn结一样存在整流特性，但与pn结不同的是测量时需要考虑表面态的影响。按照5.22式肖特基结的势垒高度应该和半导体以及金属的功函数都有关，但实际情况却不然，很多实验发现，对于固定的半导体，肖特基势垒的大小与金属种类无关或者影响很小。对此Bardeen认为半导体的表面态起到了钉扎表面能级的作用，在此不做具体理论分析理想肖特基势垒的C-V关系,以n型半导体为例，由于势垒区中存在电场，当势
19、垒较大时，可以认为势垒区内没有载流子，近似看作耗尽区。类似于上面的pn结情形，我们在耗尽区内解泊松方程。,5.23,此时的边界条件和pn结不同，在金属半导体界面处电势等于势垒高度,5.24,在势垒区与半导体体内交界处电场为0,5.25,这样我们可以得到,5.26,这其实就是5.5-1式，根据边界条件解得,其中： Vbi =B-(Ec-EF)= B-KT/qLn(NC/ND),MIS的结电容特性和C-V关系,MIS（金属绝缘体半导体场效应晶体管）是半导体器件中重要的一类，它利用了半导体的表面效应，使得晶体管在硅表面得以实现，从而广泛地应用于大规模集成电路中。最典型的MIS结构元器件是MOS结构，
20、即在硅片上生长一层SiO2层，再生长一层金属层，硅片下面做成欧姆接触。这样就形成了一个MOS元件。下面我们以MOS结构为例讨论MIS结构的C-V关系,为简单起见，我们对MOS结构做以下近似：在绝缘层（SiO2层）内不存在电荷，金属和绝缘层界面以及绝缘层和半导体界 面不存在界面态；金属电极和半导体硅之间不存在功函数的差异，这样消除了肖特基势垒的作用。,下图为典型MOS结构的示意图，这里我们以p型半导体硅为例进行讨论，上电极上加偏压V,此时整个MOS结构其实相当于一个电容器，在半导体硅的两端有电势差，在SiO2层靠近硅的一侧有感生电荷存在，这时半导体靠近绝缘层的一侧会感生等量电荷，叫做空间电荷层。
21、在空间电荷层中存在电场，具有一定的宽度，引起能带的弯曲，形成势垒。,典型MOS结构的示意图,分析空间电荷层的电场分布与电容的关系，在此区域内解泊松方程，此时由于外加偏压的不同，此区域内可能存在载流子，因此不能用耗尽区来表示它,5.27,根据半导体能带理论，在平衡态下x点的空穴浓度p(x)和电子浓度n(x)可分别表示为：,5.28,5.29,整个半导体应该是电中性的，因此有,5.30,由此我们得到,5.31,解此微分方程可得到电场强度E的表达式,（V0 取“”；V0 取“”） 5.32,其中,定义为德拜长度，它表示外加电场存在时感生的,空间电荷层的厚度的量级，载流子浓度越大，LD越小，则需要的空
22、间电荷层越薄,由5.32式可以得到绝缘层和半导体界面的电场强度和电荷密度，设界面处的表面电势为VS,则,5.33,5.34,5.34式表示金属层上加正电压时，电场方向为正，则半导体表面感应负电荷，而表面势的变化会引起表面电荷的变化，这就是一个等效电容，我们可以求得微分电容的表达式C,5.35,上式就是我们需要的测量MOS结构C-V关系的原理公式。下面我们根据外加电压的不同来分析表面空间电荷的不同状态。分析仍以p型半导体为例,1) 多数载流子堆积状态当加在金属层上的电压为负时(V0),则VS0, 因此能带向上弯曲，半导体表面感生正电荷，即更多的空穴，处于多数载流子空穴的堆积状态，此时VS0且n0
23、/p0很小（p型半导体空穴是多数载流子，因此表面电场、电荷密度以及电容可简写为,5.36,5.37,5.38,2)平坦能带状态当加在金属层上的电压为负时(V0),则VS0，能带平直，称为平坦能带状态，此时表面电场、电荷密度都为零，此时电容可采用将5.35式中EXP项用级数展开的方法简化，令VS0可得,5.39,3)空穴耗尽状态当加在金属层上的电压刚转为正时(V0), VS0，但值不是很大， 满足VSEF/q,此时能带向下弯曲，半导体表面感生负电荷，即空穴耗 尽，电离受主过剩，所以称为空穴耗尽状态。此时EXP指数项很小可 以忽略，则表面电场、电荷密度以及电容可简写为,5.40,5.41,5.42
24、,4) 表面本征状态当加在金属层上的电压继续增大时，达到VS=EF/q ，此时能带更加向下弯曲，此时表面禁带的中间位置与费米能级重合，此时的表面电场、电荷密度以及电容可用空穴耗尽状态表示，不过式中的VS可以表示为,5) 强反型状态当加在金属层上的电压进一步增大时， VSEF/q ，半导体表面电子浓度大于空穴浓度，形成反型层，当 时，形成所谓强反型态，此时EXP指数项可以忽略，得到,5.43,5.44,5.45,其中ns为半导体表面处的电子浓度，由于在强反型态下表面电子浓度很大，对电子的屏蔽作用很强，此时耗尽层宽度达到一个最大值后不再增加。6)深耗尽状态当加在金属层上的电压再增大时，如果是稳定的
25、电压，则会形成强反型层，但如果此时电压是以较短周期型的波形加在金属层上时（高频信号），少数载流子来不及产生，此时将会形成耗尽层并且耗尽宽度随电压增大而增加，这就叫深耗尽状态。,上面分析了MOS结构中的6种外加电压和表面电荷的关系，在此基础上，我们可以通过测量C-V关系曲线来得到MOS结构的介面性质。考虑理想的MIS结构，外加电压一部分降在绝缘体内部，一部分降在半导体表面,这相当于绝缘层电容和半导体表面电荷层电容的串联,5.46,5.47,定义归一化电容Cn为下式，讨论不同情况的测试下MIS结构的C-V特性。一般测试C-V曲线时所使用的外加电压由直流偏压和交流信号叠加而成。图11显示了3种不同扫
26、描电压形式下的归一化电容Cn与外加电压的关系：,1）直流偏压慢慢增加，交流信号为低频率（10100HZ）,这称为低频特性; 2) 直流偏压慢慢增加，交流信号为高频（104106HZ），这称为高频特性； 3）直流偏压增加很快，这是对应着深耗尽的不平衡状态。,当外加直流偏压Vex为负时，半导体界面形成多数载流子堆积状态，此时,5.48,当Vex绝对值很大时，上式1。随着VS绝对值减小，上式逐渐减小。 当Vex下降到0时，对应平坦能带状态.,5.49,可见，归一化电容与半导体德拜长度有关，也就是和半导体的掺杂程度有关。因为上面我们知道掺杂越高，载流子浓度越大，LD越小，而对应的归一化电容越大。当Ve
27、x由0转为正值时，VS0，但值不是很大，满足空穴耗尽状态，此时,5.50,可见VS越大，归一化电容越小。,当加在金属层上的电压继续增大时，达到VS=EF/q, 此时达到表面本征状态，仍可用上式描述归一化电容和电压的关系。当加在金属层上的电压进一步缓慢增加时VSEF/q, ，达到强反型状态，空间电荷层厚度达到一个最大值后不再继续增加，此时可以得到,，,5.51,从式5.51可以看出，随着VS进一步增加，归一化电容又由一个极小值逐渐变大，最后趋于1。此时要求交流信号为低频信号，如果采用高频信号的话，则成为深耗尽状态，少数载流子（电子）来不及产生，则电容主要由电离施主贡献，因此表现为归一化电容达到一
28、个最小值后不再减小。,上面介绍的是MOS结构C-V特性测试的基本理论，在理论推导过程中我们进行了一些假设，消除了一些外在因素的影响，而在实际测试过程中，我们必须考虑这些因素，具体的影响因素主要有以下几个方面：,1)半导体层与金属层之间功函数存在差别如果金属功函数WM小于半导体功函数WS，则组成MOS结构时会有电子通过绝缘层注入半导体表面，使表面能带向下弯曲，若要平衡此影响需在金属层上加一个负偏压V=(WSWM)/q，因此C-V曲线将向负方向移动V(WSWM)/q的距离，反之如果WSWM，则C-V曲线将向正方向移动V=（WSWM的）/q的距离。,2)半导体与氧化层之间存在界面态界面态是半导体硅与
29、氧化层之间由于晶体周期性的破坏而导致的局域能态，一般处于禁带之中，一般又分为快态和慢态，具体理论可参考半导体物理方面的文献。简单来说快态很容易充放电，相当于一个电容效应，可称做Cquick,由于此电容存在于半导体表面，与空间电荷层形成的等效电容共同承受表面电压降，因此它们是并联关系，而另外一种界面态慢态主要是指载流子填充或释放需要较长时间，这样测量C-V曲线时会形成迟滞回线.,3) 氧化层中存在金属离子氧化层中经常会存在一些金属离子，如钠、钾等。特别是纳离子，在二氧化硅层中扩散系数很大，在外电场作用下容易移动，从而引起二氧化硅层中电荷分布变化。这将会对C-V曲线造成影响。,4)氧化层中存在固定
30、电荷固定电荷是指在硅二氧化硅界面存在的，不随外电场变化而变化的正电荷，定义为Qfc。由于固定电荷的存在，引起半导体表面能带向下弯曲,5)氧化层中存在载流子陷阱电荷。由于辐照（X射线，电子射线等）作用在二氧化硅层上时，产生了电子空穴对，电子在外电场作用下向电极移动，而空穴则很难移动，可能被陷阱捕获，表现为正电荷，这些电荷可用高温退火方法消除。,以上我们讨论了实际情况中的MOS结构的C-V特性曲线，下面我们通过实际的测试实例来说明如何利用C-V特性曲线测量MOS结构的性质，如掺杂浓度、少子寿命、MOS结构氧化层中金属离子浓度、界面态密度等,三. 应用,3.1） 测量半导体导电类型根据前面介绍的理论
31、，测量半导体的导电类型，可以利用半导体的高频C-V特性曲线来判定。如图所示，n型半导体材料加负删压时，此时状态处于耗尽状态，当加高频信号时，电子-空穴的产生和复合跟不上电压信号的变化，所以电容很小；当偏压为正时，电子在表面层堆积，处于积累区，此时CC0. p型情况和n型刚好相反。,p型和n型半导体的特征高频C-V曲线,3.2） 测量掺杂浓度如果要进一步测量MOS结构中的半导体层掺杂的浓度，此时有几种方法。首先我们可以从归一化电容式着手，其中绝缘层电容CI可以根据电容公式求得，而耗尽层电容CS则可由半导体介电常数S 除耗尽层宽度求得。则求解的关键在于如何得到耗尽层宽度DS。方法之一就是利用强反型
32、状态，此时,5.55,因此耗尽层宽度为,5.56,由此我们得到了耗尽层宽度和掺杂浓度NA之间的关系。通过测量归一化电容在强反型条件下的最小值，便可对应求得上式中掺杂浓度。,通常情况下，我们不需要进行复杂的计算，前人在不断的研究中已经作出了一些标准曲线，我们只需测试一些简单参数，然后通过在标准曲线中查找得出掺杂浓度。 在强反型状态下：,从上式可以看到，在温度一定的情况下，Cmin/Cox是掺杂浓度和绝缘层厚度的函数。因此如果我们知道绝缘层厚度，然后在强反型状态下测得Cmin/Cox，然后通过对照标准曲线就可以得到掺杂浓度。标准图如图所示,强反型状态下Cmin/Cox与掺杂浓度以及绝缘层（SiO2
33、）厚度关系,在低频状态下：同样，在低频状态下，C-V特性曲线也会出现一个最低点，此时同样存在一个归一化极小电容Cmin/Cox。我们也可以在已知绝缘层厚度的情况下测得归一化极小电容，然后通过对比标准曲线来得到掺杂浓度。低频下的标准曲线如图所示,低频状态下Cmin/Cox与掺杂浓度以及绝缘层（SiO2）厚度关系,需要说明的是，以上标准曲线只适用于300K情况下由硅衬底材料构成的MOS结构。,3.3） 测量肖特基势垒高度 当金属和半导体形成肖特基接触时，界面附近形成肖特基势垒，如图所示。根据电容原始公式 C=dQ/dV,可以得到,其中，在p型取正n型取负，又有内建电场与势垒高度的关系B=Vbi+V
34、0 其中V0= (kT/q)ln(NC/ND), NC是导带中的有效态密度。通过测试得到(A/C)2相对于电压V直线，如图所示。我们可以得到斜率是2/qKs(NA-ND)，同时可以得到此直线在电压轴上的截距：Vi=-Vbi+kT/q,进而我们得到势垒高度： B=-Vi+V0+kT/q 通过直线的斜率，我们可以得到掺杂浓度NA(ND),然后代入以上公式即可得到势垒高度B。,肖特基势垒示意图,(1/C)2相对于电压V的直线关系,3.4） 测量pn结串联电阻 根据pn结串联电阻对电容的影响关系，我们可以得到：,其中G是电导率，f是测试电压的频率，Cm是测试得到的电容，C是真实电容值。一般情况下，rs
35、G1，因此有：,首先我们降低测试电压频率，当频率足够低时，我们就可以得到真实电容C，如图所示。得到真实电容值以后，我们再升高测试频率，使第二项起主导作用，得到测试电容Cm后，式中只有是rs未知数，通过计算即可得到串联电阻。,测试电压频率对测得的pn结电容的影响关系曲线,3.5） 脉冲MOS电容法测量少子寿命,如图，（a）代表平衡状态,即（d）图中A点，此时电荷Qn1的表达式为： Qn1=（VG1-VT）Cox 当电压由VG1变为VG2时，即从（d）图中A点到达B点，此时： Qn2=（VG2-VT）Cox Qn1 从而有Qn=（Qn1- Qn2）的电荷量注入衬底。 当脉冲宽度tp足够大时，注入的
36、电荷有足够的时间复合而达到平衡状态，当栅极电压回到VG1时，电荷量只有Qn2那么多，MOS电容进入部分深耗尽状态，如图（c）以及（d）中C点所示；当tptr时，注入的少数载流子没有足够的时间复合，电容变化状态为CA-CB-CA；当我们选取的脉冲宽度处于中间状态时，MOS电容值就处于CA和CC之间。 t时刻的电荷量表达式为：,K是常数，我们只需改变脉冲宽度，测得不同脉冲宽度下的CC，然后就可以得到一条ln(1/CA2-1/CC2)关于tp的直线，通过直线斜率我们即可得到少数载流子的复合寿命tr。此法的局限性在于获得低于复合寿命的脉冲宽度比较难，对设备要求比较高。,脉冲MOS电容变化示意图,测试操
37、作经验：1）肖特基势垒的制备：制备势垒常采用真空下热蒸发或溅射等方法。制备势垒的金属要根据半导体材料的不同来选择，按照肖特基势垒的形成原理，和n型半导体接触应该选择金属功函数大于半导体的功函数，对于p型半导体则应选择金属功函数小于半导体的材料。常用金属材料有金、银、铝、钛、镍等。无论选择哪种金属材料，消除半导体表面态的影响是至关重要的。前面已提到如果半导体的表面态较大，则形成的势垒与金属种类无关。因此，样品表面需要经过清洁处理，消除杂质、氧化层等能产生表面态的因素。2）pn结的制备：在C-V法测量pn结过程中，为了简化一般样品要求做成单边结如pn或pn结，这样就可以只关注轻掺一边的情况。3）欧姆接触的制备；为了消除金属电极和半导体接触势垒对测试造成的影响，我们选择金属电极的要求正好和制备肖特基势垒的条件相反。和n型半导体接触应该选择金属功函数小于半导体的功函数，对于p型半导体则应选择金属功函数大于半导体的功函数。当然，此时接触点或面也要经过清洁处理以消除表面态。对于一些常用半导体材料如Si，GaAs等表面态密度很高，难以完全去除，此时制备欧姆接触可利用隧道效应，将半导体与金属电极接触部位重掺处理，掺杂浓度越高，则接触产生的电阻越小。,
