1、第二讲,专用集成电路概念及设计流程,ASIC Chapter 2,信息科学与技术学院,2/55,专用集成电路(IC)概念,通用集成电路: 市场上能买得到的 IC 专用集成电路 (ASIC) 市场上买不到、需要自己设计实现的 IC,ASIC Chapter 2,信息科学与技术学院,3/55,半导体产业的主要产品分类,分为四大类：05-07年全球半导体产品销售比例,集成电路、,分立器件、,光电器件、,传感器,ASIC Chapter 2,信息科学与技术学院,4/55,一、通用集成电路的四种产品形态,微器件（Micro Device） 存储器（Memory） 逻辑电路（Logic） 模拟电路（Ana
2、log）,ASIC Chapter 2,信息科学与技术学院,5/55,一、通用集成电路的四种产品形态,1. 微器件（Micro Device） 1.1 微处理器（MPU）通用型、嵌入式型 1.2 微控制器（MCU）4、8、16、32位 1.3 数字信号处理器（DSP）通用型、嵌入式型 2. 存储器（Memory） 3. 逻辑电路（Logic） 4. 模拟电路（Analog）,ASIC Chapter 2,信息科学与技术学院,6/55,微处理器（MPU）,通用型微处理器 PC机或工作站、服务器等的CPU，具有 高垄断、高技术、高利润、高风险 等特征。嵌入式型微处理器 嵌入式CPU的基础还是通用型
3、CPU，本质上与通用CPU的区别不大。 为迎合不同的应用，只保留与具体应用相关的功能，去除冗余的功能。,ASIC Chapter 2,信息科学与技术学院,7/55,通用型微处理器,高垄断：整个行业的PC市场基本被Intel、AMD两家所控制，Sun、IBM等少数公司只能分享工作站与服务器领域的一部分市场。 高技术：通用CPU强烈追求功能的强大和频率的提高， 对最先进的IC工艺需求十分迫切，高端CPU已进入45 nm工艺制程。继续缩小加工尺寸将遇到漏电流增大及互连线延时问题，因而转向通过改变体系框架发展多核CPU来达到目标。 高利润：以Intel处理器为例，其产品享受着3040%的高额利润，而像
4、戴尔这样的计算机公司，却只有5的利润。 高风险：高技术意味着新的企业如果想进入这个行业，必然承受高风险这个代价。,ASIC Chapter 2,信息科学与技术学院,8/55,嵌入式CPU,嵌入式CPU主要用于消费类家电、汽车电子、工业设备等，是一个应用高度分散，不断创新的产业。 与通用CPU领域的“独大”局面不同，嵌入式CPU呈现的是一个百家争鸣的形态。 与通用型CPU主要使用x86或PowerPC两类核心架构相比，嵌入式CPU常见的核心架构还包括MIPS、ARM、SuperH等。,ASIC Chapter 2,信息科学与技术学院,9/55,一、通用集成电路的四种产品形态,1. 微器件（Mic
5、ro Device） 1.1 微处理器（MPU）通用型、嵌入式型 1.2 微控制器（MCU）4、8、16、32位 1.3 数字信号处理器（DSP）通用型、嵌入式型 2. 存储器（Memory） 3. 逻辑电路（Logic） 4. 模拟电路（Analog）,ASIC Chapter 2,信息科学与技术学院,10/55,1.2 微控制器（MCU）,MCU是各种自动控制系统的核心， 是最早的SoC，它将CPU、RAM、ROM、定时器、I/O接口和外围电路整合在单一芯片上，形成系统级芯片。 对系统的显示器、键盘、传感器等外围进行控制。 市场的产品生命周期很长（汽车中3到10年，家电中5年）。运用的软件
6、及操作系统也不太会更换，这些都有别于MPU市场。,ASIC Chapter 2,信息科学与技术学院,11/55,4、8、16、32位元MCU市场出货量,数据来源：In-Stat,ASIC Chapter 2,信息科学与技术学院,12/55,一、通用集成电路的四种产品形态,1. 微器件（Micro Device） 1.1 微处理器（MPU）通用型、嵌入式型 1.2 微控制器（MCU）4、8、16、32位 1.3 数字信号处理器（DSP）通用型、嵌入式型 2. 存储器（Memory） 3. 逻辑电路（Logic） 4. 模拟电路（Analog）,ASIC Chapter 2,信息科学与技术学院,1
7、3/55,数字信号处理器（DSP）,与微处理器分类一样，DSP也分为通用DSP与嵌入式DSP两类。 通用DSP的主要市场在于通信应用。 嵌入式DSP则应用广泛，包括DVD播放机、机顶盒、音视频接收设备、MP3播放器、数码相机和汽车电子等。,ASIC Chapter 2,信息科学与技术学院,14/55,一、通用集成电路的四种产品形态,微器件（Micro Device） 1.1 微处理器（MPU） 1.2 微控制器（MCU） 1.3 数字信号处理器（DSP） 存储器（Memory） 2.1 DRAM 2.2 FLASH 逻辑电路（Logic） 模拟电路（Analog）,ASIC Chapter 2
8、,信息科学与技术学院,15/55,存储器（Memory）,最为体现半导体先进制程和经营规模效应的产品 是一种最通用的商品，价格对供求变化的敏感性非常高，波动幅度极大。 资金需求大、工艺技术要求先进，产业变动起伏不易控制 市场特点决定需要很大规模的制造和量产能力， 是半导体产业中最不稳定的市场，是制造商和投资者眼中的高风险业务。存储器制造厂商经营压力沉重，但效益也是半导体产业中最高的。,ASIC Chapter 2,信息科学与技术学院,16/55,DRAM,DRAM存储器起源于Intel公司，后日本、韩国及中国台湾纷纷以此为切入点进入IC产业领域，迄今为止依然是这些国家和地区的主打产品。 因为日
9、本企业的逐渐强大，Intel在1985年宣布退出存储器领域，转而集中发展微处理器。 因为日本存储器产业的强大，使得1988年日本位居全球半导体产业之首，独占世界市场50以上，并维持 7年之久。 同样因为韩、台在DRAM领域的相继崛起，美国称霸微处理器领域，导致日本在世界半导体市场上的地位又逐渐下降，近年已仅占20。,ASIC Chapter 2,信息科学与技术学院,17/55,DRAM现状,美国 TI、Motorola已完全退出DRAM存储器产业，IBM亦淡出，仅剩下全球市占率第四的美光（Micron）独撑大局 日本 东芝、富士通、日立等均退出DRAM市场，日立与NEC整合成立尔必达（Elpi
10、da）公司，成为全球第五大存储器厂商。 欧洲 仅剩下德国的英飞凌(Infineon)，市场占有率2000年 窜升至第四。06年剥离其存储器事业部门成立Qimonda，为全球第三大厂。 韩国 DRAM位居全球首位。三星蝉联冠军。现代及LG合并而成的Hynix，是全球DRAM第二大厂。 台湾 也有4家公司入围世界10大DRAM公司之列。,ASIC Chapter 2,信息科学与技术学院,18/55,Flash(闪存),是一种非易失（非挥发）性存储器，用于 数码相机 MP3 移动电话 移动多媒体等目前已采用45纳米工艺制程，其基本存储单元为叠栅型CMOS结构。电路形式为NAND 和 NOR,ASIC
11、 Chapter 2,信息科学与技术学院,19/55,一、通用集成电路的四种产品形态,微器件（Micro Device） 1.1 微处理器（MPU） 1.2 微控制器（MCU） 1.3 数字信号处理器（DSP） 存储器（Memory） 2.1 DRAM 2.2 FLASH 逻辑电路（Logic） 模拟电路（Analog）,ASIC Chapter 2,信息科学与技术学院,20/55,逻辑电路,逻辑电路扮演着IC中第一大门类的角色。 提供数据通信、信号处理、数据显示、电路接口、定时和控制操作以及系统运行所需要的其它功能 逻辑电路主要包括 通用逻辑电路（与非、或非、倒相器、DFF、MUX） 现场可
12、编程逻辑器件（FPLD,CPLD） 数字双极电路 逻辑电路 与存储器、微处理器 一同构成了三种 基本的数字电路类型。,ASIC Chapter 2,信息科学与技术学院,21/55,一、通用集成电路的四种产品形态,微器件（Micro Device） 1.1 微处理器（MPU） 1.2 微控制器（MCU） 1.3 数字信号处理器（DSP） 存储器（Memory） 2.1 DRAM 2.2 FLASH 逻辑电路（Logic） 模拟电路（Analog）,ASIC Chapter 2,信息科学与技术学院,22/55,模拟电路,模拟电路是指处理连续性的光、声音、温度、速度等自然模拟信号的集成电路产品。常用
13、模拟 IC 电源系列（AC/DC, DC/DC, LDO ） 运算放大器（OPA） 比较器（Comparator） 数据转换接口（ADC, DAC） 功放（PA） 模拟滤波器（Filter） 模拟开关（Switch） 功率驱动IC（Driver）,ASIC Chapter 2,信息科学与技术学院,23/55,模拟电路产品特点,品种多、生命周期长、技术含量高、辅助设计工具少、测试周期长。 数字IC强调运算速度与成本，模拟IC强调高信噪比、低失真、低功耗和稳定性。 主要的工艺有CMOS，BiCMOS和BCD工艺，在高频领域还有SiGe和GaAs工艺。 模拟电路市场增长稳定，波动小，企业一般拥有持续
14、获利的前景。 TI、ST、NXP、Infineon和 ADI 一直占据着全球五大供应商位置。,ASIC Chapter 2,信息科学与技术学院,24/55,二、专用集成电路及其发展趋势,新电路的设计与实现 对已有电路或系统的集成改造 体积缩小 重量减轻 性能提高 成本降低 保密性增强 ASIC的进一步发展，以及IP核的复用技术，促成了SoC (System on a Chip) 的问世以及SiP (System in a package) 概念的提出。,PDP数字电视显示器行扫描驱动芯片,ASIC Chapter 2,信息科学与技术学院,26/55,3,3,3,整体电路图,ASIC Chapt
15、er 2,信息科学与技术学院,27/55,高压输出电路部分,ASIC Chapter 2,信息科学与技术学院,28/55,高低压转换接口电路,ASIC Chapter 2,信息科学与技术学院,29/55,移位寄存器和锁存器,ASIC Chapter 2,信息科学与技术学院,30/55,整体版图,A,B,C,ASIC Chapter 2,信息科学与技术学院,31/55,高压输出电路版图,ASIC Chapter 2,信息科学与技术学院,32/55,高低压转换接口部分的版图,ASIC Chapter 2,信息科学与技术学院,33/55,移位寄存器和锁存器版图,ASIC Chapter 2,信息科学
16、与技术学院,34/55,移位寄存器和锁存器的放大版图（1千倍）,ASIC Chapter 2,信息科学与技术学院,35/55,三、常用半导体制造工艺,IC制造工艺 数字IC电路（ CMOS工艺） 模拟IC电路（Bipolar工艺、CMOS工艺） 数模混合信号IC电路（ CMOS、BiCMOS工艺） 功率IC电路（ BCD工艺，SOI工艺） ASIC制造常用工艺（um） 标准CMOS工艺 (0.5, 0.35, 0.18, 0.13, 65nm),ASIC Chapter 2,信息科学与技术学院,36/55,四、ASIC设计流程,特殊器件的设计流程 (Device 工艺) 模拟电路设计流程 (A
17、nalog 工艺) 数字电路设计流程（Logic 工艺） 数/模混合电路设计流程 (Mixed-signal 工艺),ASIC Chapter 2,信息科学与技术学院,37/55,特殊器件的设计流程,ASIC Chapter 2,信息科学与技术学院,38/55,常用的TCAD软件工具,ASIC Chapter 2,信息科学与技术学院,39/55,模拟IC设计流程,ASIC Chapter 2,信息科学与技术学院,40/55,模拟集成电路设计常用工具,ASIC Chapter 2,信息科学与技术学院,41/55,前端设计,数字IC设计流程,ASIC Chapter 2,信息科学与技术学院,42/
18、55,后端设计,ASIC Chapter 2,信息科学与技术学院,43/55,数字集成电路设计常用工具,ASIC Chapter 2,信息科学与技术学院,44/55,五、ASIC设计关注的主要数据,元件数/芯片 1000万晶体管/Die, 100门/Die 芯片面积(mm2) 1-100mm2 硅片直径(mm) 20mm ( 8英寸)/wafer 特征线宽(m) 0.18m, 90nm /CD 工作电压(V) 3.3V,1.8V, 1.2V, 0.8V 功耗（mW） 16mW, 1.3mW, 6.5mW 速度（MHz） 高速电路(数字), 时钟800 MHz 频率（GHz） 射频电路(模拟),
19、 2.4 GHz, 6GHz 速度功耗乘积(J) - 1pJ/单位量化电平,ASIC Chapter 2,信息科学与技术学院,45/55,关于性能 -速度功耗积,衡量超大规模IC产品设计水平的重要标志 在ASIC设计的每一步, 都有对产品速度、功耗进行决择、控制的能力(速度、功耗是一对矛盾) 在系统设计级：算法的确定非常重要, 并行算法速度快但功耗大；串行算法则反之。 在逻辑设计级：是否采用诸如超前进位链之类的附加电路，对芯片速度的影响也非常明显 在电路设计级 在器件设计级 在版图设计级,ASIC Chapter 2,信息科学与技术学院,46/55,器件结构/电路形式对速度、功耗的影响,器件结
20、构对速度、功耗的影响 双极型器件速度快, 但功耗大; MOS型器件功耗低, 但速度相对也低。 电路形式对速度、功耗的影响同是双极型器件，ECL电路快于TTL电路（后者器件进入深饱和区而前者只达临界饱和点） 同是MOS型器件，CMOS电路功耗低于单纯NMOS或PMOS电路（后者有静态功耗而前者无静态功耗）,ASIC Chapter 2,信息科学与技术学院,47/55,六、ASIC成本,每个芯片(chip)的成本可用下式估算:总成本 = 设计成本 + 光罩成本 + 制造成本 (暂不考虑封装测试成本)其中Ct为芯片开发总成本 Cd 为设计成本， Cm 为光罩成本 Cp 为每片wafer上电路的加工成
21、本 V 为总产量y 为成品率n 为每一大圆片上的芯片数 (chip 数 / wafer),ASIC Chapter 2,信息科学与技术学院,48/55,降低成本的方法,增大V： 当批量V做得很大时, 上式前二项可以忽略, 成本主要由生产加工费用决定。 增大y: 缩小芯片面积,因为当硅片的材料质量一定时, 其上的晶格缺陷数也基本上是确定的。一个芯片上如果有一个缺陷, 那芯片功能就难以保证。芯片做得越小, 缺陷落在其上的可能性也就越小, 成品率就容易提高。,ASIC Chapter 2,信息科学与技术学院,49/55,降低成本的方法(cont.),3. 增大n: 增大wafer尺寸( 2英寸 4英
22、寸 5英寸 8英寸 12英寸) 这种方法需要工艺设备更新换代的支持, 工艺设备的更新换代反过来使每一大圆片的加工成本Cp也有所提高 减小芯片面积, 使得在相同直径的大圆片上可以做更多的芯片电路 这种方法会不断要求工艺特征尺寸变小(0.6um 0.35um0.18um 0.09um), 加工成本Cp也会有所提高,ASIC Chapter 2,信息科学与技术学院,50/55,在确定工艺下减小芯片面积的方法, 优化的逻辑设计 - 用最少的逻辑部件完成最多的系统功能。 优化的电路设计 - 用最少的器件实现特定的逻辑功能。 优化的器件设计 - 尽量减小器件版图尺寸。器件结构要合理, 驱动能力不要有冗余。
23、 优化的版图设计 - 尽量充分利用版芯面积, 合理布局, 减小连线长度,减少无用区等。,ASIC Chapter 2,信息科学与技术学院,51/55,封装测试成本,封装测试成本： DIP14 0.16元/颗 SOP14 0.20元/颗 SOT6 0.17元/颗 封装试样费1000元/项目 测试程序开发费2000元/项目,ASIC Chapter 2,信息科学与技术学院,52/55,ASIC其他费用 (会逐年下降),光罩（掩膜板mask）费用 3um工艺0.4万元/块，一套板9-10块 0.6umCMOS工艺1万元/块，一套板14-15块 最小流片量 3um 5寸线， 4 wafer/批， 0.
24、1万元/wafer流片最低价格0.1*4 = 0.4万元 0.6um 6寸线： 25 wafer/批，0.36万元/wafer，流片最低价格0.36*25=9万元,ASIC Chapter 2,信息科学与技术学院,53/55,MPW（ CMOS多目标晶圆 ）价格,0.5um, 2*2 = 4 mm2 1万元人民币 0.18um, 5*5 = 25 mm2 2万美元 0.13um, 5*5 = 25 mm2 , 4万美元 切割（Sawing） 数百元人民币 / 刀 （预留线宽100um）,ASIC Chapter 2,信息科学与技术学院,54/55,不同设计方法下成本的比对,不同设计方法的概念 全定制-全手工设计多用于模拟IC 半定制-用标准单元多用于数字ICFPGA-小批量情况多用于样品开发等,ASIC Chapter 2,信息科学与技术学院,55/55,Thanks,
