1、第七章 半导体存储器,RAM的主体，由大量存储单元组成。,（1）结构框图,存储器与寄存器相比,在结构应有什么新的考虑?,存储单元公共的输入输出电路.,根据地址,译码找到要读写的存储单元,概述 能存储大量二值信息的器件,关于存储器的几个基本概念：,存储容量：存储器所存二值信息（0、1）的总量。,字数：字的总量。,字：多位二进制码表示二值信息，构成一个字。字的位数称为字长或称位数。,存储容量字数位数,地址：每个字的编号。,分类1、从存/取功能分： 只读存储器 (Read-Only-Memory）随机读/写 （Random-Access-Memory）2、从工艺分： 双极型 MOS型,FPM内存Fa
2、st Page Mode（快页模式）,EDO内存Extended Data Out（扩展数据输出）,SDRAM内存 Synchronous Dynamic Random Access Memory（同步动态随机存储器）,RDRAM内存 Rambus Dynamic Random Access Memory（存储器总线式动态随机存储器）,DDR SDRAM内存 Double Data Rate Synchronous Dynamic Random Access Memory （双数据率同步动态随机存储器）,DDR2内存,DDR3内存,SDRAM采用3.3v工作电压 ，SDRAM将CPU与RAM通
3、过一个相同的时钟锁在一起，使RAM和CPU能够共享一个时钟周期，以相同的速度同步工作，与 EDO内存相比速度能提高50。SDRAM基于双存储体结构，内含两个交错的存储阵列，当CPU从一个存储体或阵列访问数据时，另一个就已为读写数据做好了准备，通过这两个存储阵列的紧密切换，读取效率就能得到成倍的提高。RDRAM最初得到了英特尔的大力支持，但由于其高昂的价格以及Rambus公司的专利许可限制，一直未能成为市场主流，其地位被相对廉价而性能同样出色的DDR SDRAM迅速取代，市场份额很小。 DDR SDRAM是SDRAM的更新换代产品，采用2.5v工作电压，它允许在时钟脉冲的上升沿和下降沿传输数据，
4、这样不需要提高时钟的频率就能加倍提高SDRAM的速度，并具有比SDRAM多一倍的传输速率和内存带宽,DDR2与上一代DDR内存技术标准最大的不同就是，虽然同是采用了在时钟的上升/下降延同时进行数据传输的基本方式，但DDR2内存却拥有两倍于上一代DDR内存预读取能力（即：4bit数据读预取）。换句话说，DDR2内存每个时钟能够以4倍外部总线的速度读/写数据，并且能够以内部控制总线4倍的速度运行。 DDR3内存相对于DDR2内存，其实只是规格上的提高，并没有真正的全面换代的新架构。DDR3接触针脚数目同DDR2皆为240pin。DDR3在大容量内存的支持较好，而大容量内存的分水岭是4GB这个容量，
5、4GB是32位操作系统的执行上限（不考虑PAE等等的内存映像模式，因这些32位元元延伸模式只是过渡方式，会降低效能，不会在零售市场成为技术主流）当市场需求超过4GB的时候，64位CPU与操作系统就是唯一的解决方案，此时也就是DDR3内存的普及时期。DDR3 UB DIMM 2007进入市场，成为主流时间点多数厂商预计会是到2010年。,ROM的结构与工作原理,ROM主要由地址译码器、存储矩阵和输出缓冲器 三部分组成。,只读存储器（ROM）,D0Dm,0 1,固定ROM,. 4X4二极管固定ROM电路与工作理原理,0 0,0 1 0 0,1 0 0 0,字和位的交叉点就是一个存储单元；交叉处有二
6、极管时相当存1 没有二极管时相当存0,译码器,存储矩阵,输出缓冲器,字线,位线,.MOS管构成的固定ROM,字线与位线的交点都是一个存储单元。 交点处有MOS管相当存1，无MOS管相当存0。,字线,位线,存储 矩阵,1 0 0 0,0 1 0 1,1 0 1 0,存储 矩阵,字线,位线,PROM-44二极管PROM,编程前的结构示意图,交点处有二极管的保留相当存1，二极管熔断丝编程熔断相当存0,编程后的结构示意图,EN=1,每个字线与位线的交点都是一个存储单元。,写入时，要使用编程器,可擦除可编程ROM（EPROM）,N沟道叠栅注入MOS管 (SIMOS),一种能多次改写的ROM，即已写入的内
7、容可以擦去， 也可以重新写入新的内容。,可擦除可编程ROM（EPROM）,EPROM举例（256X1位EPROM）,256个存储单元排成16X16的矩阵,行译码器从16行 中选出要读的一行,列译码器再从选中的 一行存储单元中选出 要读的一列的一个存 储单元。,如选中的存储单元的 MOS管的浮栅注入了 电荷，该管截止，读 得1；相反读得0,1,1 1 1,用紫外线照射芯片上的玻璃窗，则形成光电电流，把栅极电子带回到多晶硅衬底，SIMOS管恢复到初始的导通状态。,存储单元由浮栅隧道氧化层MOS管的构成。,浮栅延长区与漏区N+之间的交叠处有一个厚度极薄的绝缘层遂道区。,当遂道区的电场强度大到一定程度
8、，使漏区与浮栅间出现导电遂道，形成电流,与SIMOS管的区别是：遂道 MOS管是用电擦除的，擦除 速度快。,E2PROM电擦除,快闪存储器（Flash Memory),特点：结构简单、集成度高、 编程可靠、搽除快捷。,存储单元MOS管的结构,广泛适用于高集成度、高性能、数据采集和保密以及断电仍需保留信息等多种场合,（1） 用于存储固定的专用程序,（2） 利用ROM可实现组合逻辑电路,ROM的应用举例,用ROM实现组合逻辑函数,（D3 D2 D1 D0 ),（A1 A0）,D0Dm,m0m1m2m3,D3 D2 D1 D0,Y3 Y2 Y1 Y0,（D3 D2 D1 D0）,二极管PROM电路,
9、m0 m1 m2m3,例2、 用ROM设计一个八段字符显示译码器,0 0 0 0 1 1 1 1 1 1 0,0 0 0 1 0 1 1 0 0 0 0,D C B A a b c d e f g,0 0 1 0 1 1 0 1 1 0 1,0 0 1 1 1 1 1 1 0 0 1,0 1 0 0 0 1 1 0 0 1 1,ROM的地址输入端A3 A0作为8421BCD码的DCBA4位的输入端；,ROM的数据输出端D7 D1作为ag的输出端。,利用ROM实现的十进制数码显示电路。,（3） ROM 在波形发生器中的应用,随机存取存储器（RAM）,RAM的结构与工作原理,RAM存储容量的扩展,
10、2、 SRAM存储单元,1、 一般RAM的基本结构,1、 位的扩展,2、 字的扩展,4、 输入、输出控制电路,3、 DRAM存储单元,输入/输出控制电路：根据读写信号对选中存储单元完成读出或写入数据的操作。,地址译码器:其作用是对外部输入的地址码进行译码，以便实现对存储矩阵中选中的存储单元进行读写操作。,1. RAM的基本结构,写入：信息存入存储器。读出：从存储器中取出信息。,256X4 RAM,1024个存储单元，排成3232列的矩阵,行译码器：将输入地址代码的若干位译成某一条字线的高（或低)电平，从存储体阵列中选中该行所有存储单元。,列译码器:从字线选中一行存储单元中再选中若干位，在读、写
11、信号的作用下，完成对这些单元进行相应操作。,存储矩阵：,译码器: 实现对不同地址的选择, RAM2114的结构图,集成 RAM2114引脚图,输入/输出控制电路,存储体6464列的矩阵,工作过程,RS锁存器,二、 SRAM(Static RAM)静态存储单元,Yj =1，T7 、T8均导通，触发器的输出与数据线接通，本单元与数据线传送数据。,来自行地址译码器的输出,来自列地址译码器的输出,Yj=1,Xi=1,三、 DRAM (Dynamic RAM)动态存储单元,DRAM存储数据原理:,由于漏电流的存在，电容上存储的数据（电荷）不能长久保存，因此必须定期给电容补充电荷，以避免存储数据的丢失，这
12、种操作称为再生或刷新。,基于MOS管栅极电容的电荷存储效应。,下面分三个过程讨论：,写入数据,读出数据,刷新数据,存储数据的电容,存储单元,写入数据的控制门,读出数据的控制门,写入刷新控制电路,写入数据,当Xi Yj 1时，,T1、 T3、 T4、 T5均导通，此时可以对存储单元进行存取操作。,若DI0，电容充电；,若DI1，电容放电。,当Xi Yj 0时，写入的数据由C保存。,G1开通，G2被封锁。,输入数据DI经G3反相，被存入电容C中。,&,&,3. DRAM (Dynamic RAM)存储单元,当Xi Yj 1时，,T1、 T3、 T4、 T5均导通。,读操作时： 读位线信号经T5 由
13、DO 输出 。若C上充有电荷且使T2导通，则读位线获得低电平，输出数据0；反之， T2截止，输出数据1。,读位线信号经G2、G3、T1对存储单元刷新。,G2开通，G1被封锁。,读出数据,&,&,3. DRAM (Dynamic RAM)存储单元,0,0,1,C充电,刷新数据,C上的数据经T2 、T3到达“读”位线，然后经写入刷新控制电路对存储单元刷新。,由于仅Xi=1，Yj=0 因此数据不被读出。,（1）读、写过程进行刷新,RAM存储容量的扩展,1. 字长（位数）的扩展-用4KX4位的芯片组成4KX16位的存储系统。,位扩展可以利用芯片的并联方式实现。,1)用芯片几块芯片?,2)电路应如何连接?,RAM存储容量的扩展,2. 字数的扩展用8KX8位的芯片组成32KX8位的存储系统。,0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1,a)32K8位存储器系统的地址分配表,b)电路,字数的扩展可以利用外加译码器控制存储器芯片的片选输入端来实现。,3. 字数、位数的扩展,使用256x4位芯片组成512x8位存储器，问需要多少芯片? 电路应如何连接？,位扩展组成256x8,字扩展组成512x8,A8,
