1、第五章 时序逻辑电路,5-1 时序电路概述,5-2 同步时序电路的分析,5-3 同步时序电路的设计,5-4 异步时序电路,小结,时序电路概述, 组合电路与时序电路的区别,1、组合电路：,电路的输出,只与电路的输入有关，,与电路的前一时刻的状态无关,2、时序电路：,电路在某一给定时刻的输出,取决于该时刻电路的输入,还取决于前一时刻电路的状态,由触发器保存,时序电路：,组合电路,+,触发器,电路的状态与时间顺序有关,返 回,式中：tn、tn+1表示相邻的两个离散时间,时序电路概述,时钟信号 未注明,输出方程：,Z（tn） = FX（tn），Y（tn）,状态方程：,Y（tn+1）= GW（tn），Y
2、（tn）,控制方程:,W（tn） = HX（tn），Y（tn）,控制信号,时序电路概述,1、输出Z（tn）与现态Y（tn）及输入X（tn）的关系分：,Z（tn） =,FY（tn）,穆尔型（Moore）电路,FX（tn），Y（tn）,米莱型（Mealy）,2、从控制时序状态的脉冲源来分：,时序电路,同步：,异步：,存储电路里所有触发器由一个统一的时钟脉冲源控制,没有统一的时钟脉冲,同步时序电路分析,写电路的输出函数,返 回,同步时序电路分析,解：,1.写出各触发器的控制函数和电路的输出函数,控制函数：,T1n = Xn,Q1n,X,T2n = XnQ1n,输出函数:,X,Q1n,Q2n,Zn =
3、 XnQ2nQ1n,2.写状态方程,T触发器的状态方程为：,同步时序电路分析,3.作出电路的状态转换表及状态转换图,填表方法：,0 0,0,0 0,Xn Q2n Q1n 所有组合,0 1,0,0 1,0 1,0 0,0,返 回,同步时序电路分析,由状态表绘出状态图,返 回,00,01,10,11,Xn/Zn,1/0,0/0,0/0,0/0,0/0,同步时序电路分析,由状态图得电路的逻辑功能：,电路是一个可控模4计数器,X端是控制端，时钟脉冲作为计数脉冲输入。,X=1 初态为00时，,X=0时,保持原态, 电路属于米莱型、可控模4计数器电路,输出不仅取决于电路本身的状态，而且也与输入变量X有关,
4、返 回,同步时序电路分析,4.作时序波形图,初始状态Q2nQ1n为00，输入X 的序列为1111100111，,0,0,1,0,0,0,0,0,X=1模4 加计数,返 回,同步时序电路分析,写电路的输出函数,简单的电路可直接 绘出状态转换图,返 回,5-3 同步时序电路的设计,设计方法,状态转换表的简化,同步时序电路设计举例,同步时序电路设计,画逻辑电路图,画出全状态图， 检查设计，如不 符合要求，重新设计,返 回,同步时序电路设计,例：设计一“011”序列检测器，每当输入011码时，对应最后一个1，电路输出为1。,解：,1、画出原始状态图（或称转移图）与原始状态表,输入端X：,输入一串行随机
5、信号,输出端Z：,当X出现011序列时，Z=1；否则Z=0,A,B,C,D,X,S n,0,1,A,B,C,D,B/0,A/0,B/0,C/0,B/0,D/1,B/0,A/0,Sn+1/Zn,返 回,同步时序电路设计,2、状态简化,等价状态可以合并为一个状态,3、状态编码,Q1Q0-两个触发器状态,X,Q1nQ0n,Q1n+1Q0n+1/Zn,0 0,0 1,0 1,1 0,01/0,00/0,01/0,10/0,01/0,00/1,同步时序电路设计,4、确定触发器类型，编写状态表，求控制函数及输出函数。, 触发器类型：,选T触发器, 编写状态表：,0 0,0 1,1 0,0,0,1,0 0,
6、0 0,1 0,0,1,0,0,1）填X=0与X=1时 电路的现态与次态， 及相应的现输出,2）填写相应的1、0的状态,根据现态与次态 决定T值,3）填1、0的卡诺 图，求函数的表达式,返 回,同步时序电路设计,表达式为：,Q1Q0取11组合的状态未使用，在卡诺图中暂按无关项处理,根据化简时约束项的使用情况，反填状态表，得全状态表,T0：,Q1Q0X为111时，以1对待,Q1Q0X为110时，以0对待,返 回,同步时序电路设计,5、画逻辑电路图,返 回,同步时序电路设计,6、画全状态图,00,01,10,11,返 回,同步时序电路设计,同步时序电路设计,画逻辑电路图,画出全状态图， 检查设计，
7、如不 符合要求，重新设计,返 回,状态转换表的简化,1、 观察法简化,状态等价的判别方法：,前提条件：输出必须相同， 然后看次态是否等价,1）次态相同或某些次态和各自的现态相同；,2）次态交错,如F和G，记为F，G,3）次态互为隐含条件,A、C等价取决B、D，称B、D等价是A、C等价的隐含条件,同理， A、C等价是B、D等价的隐含条件,A、C和B、D互为隐含，A与C、B与D等价即A，C，B、D,B、E等价，记为B、E,关键找等价态,状态转换表的简化,由于B，E，而B，D，则D，E。,称它们为等价类,将B，D，E称为最大等价类。,不被其它等价类所包含,得A，C、F，G、B，D，E,简化的实质：,
8、寻找所有的最大等价类，将等价态合并，得最简状态表，以使设计电路最简,返 回,返 回,状态简化,2、 隐含表法简化,系统的比较方法,第一步 作隐含表,少尾,缺头,1）作隐含表,2）顺序比较,BD AF,DG AF,状态不等价填“” 状态等价填“” 取决隐含条件的- 将条件填在格中,状态简化,第二步 关连比较,继续检查填有隐含条件的那些方格。若检查发现所填的隐含条件肯定不能满足，就在该方格内打“”,返 回,状态简化,第三步 寻找最大等价类,未打“”的方格，都代表一个等价状态对,由此得到全部等价对：A，F、B，H、B，C、C，H,全部最大等价类：,A，F、B，C，H、 D、E、G,第四步 状态合并，
9、得最简状态表,用A表示,用B表示,返 回,构成等价类 B、C、H,同步时序电路设计举例,例：设计一个模可变的同步递增计数器。当控制信号0时为三进制计数器；时为四进制计数器。,解：,1、列原始状态图,设,输入控制端：,输出端：1（三进制计数器的进位输出端）,2（四进制计数器的进位输出端）,00,01,10,11,X/Z1，Z2,2、选触发器类型，求控制函数和输出函数,触发器类型：,D,个数：2,触发器的激励表与原始状态图，作状态表,X,0,1 1,0 0,0 1,1 0,0 0,0 1,0 1,1 0,0 0,0,1,0 1,0,0,0,1,根据化简，约束项均未使用，按“0”处理 填入表中，得全
10、状态表,0,1 1,输出：,状态转换表,全,举例,0,0,1,返 回,举例,3、画出逻辑图,返 回,举例,4、画出全状态图,0/0,电路是一个自启动电路，完成设计要求,仿真,返 回,同步时序电路设计,同步时序电路设计,画逻辑电路图,画出全状态图， 检查设计，如不 符合要求，重新设计,返 回,异步时序电路,脉冲异步时序电路：,输入信号是脉冲信号,电平异步时序电路：,输入信号是电平,例：分析图示时序电路,解：,该电路是异步,注：异步电路的分析应考虑时钟信号,返 回,异步时序电路分析,1. 各触发器的控制函数和时钟方程,2. 各触发器的状态方程,当时钟脉冲 跳变沿 到来时，方程成立 无时钟，保持原态
11、,返 回,异步时序电路分析,3、态序表,计数脉冲CP,0,1,0,0,1,1,1,0,2,0,1,0,1,1,1,3,0,1,1,1,1,0,4,1,0,0,1,1,1,5,0,0,0,1,1,0,“1”表示有时钟跳变沿 “0”表示无时钟跳变沿,模5异步 计数器,返 回,异步时序电路分析,时序图,电路为一模5异步计数器,逻辑功能：,返 回,设初态 为：,000, 时序电路通常由记忆电路及组合电路两部分组成，具有记忆作用,时序电路可分为同步及异步时序电路、穆尓型和米萊型,同步时序电路的分析,同步时序电路的设计, 同步时序电路, 异步时序电路,脉冲异步时序电路,电平异步时序电路,主要介绍脉冲异步时序电路的分析,步骤,步骤,步骤,返 回,5-1、,5-2、,5-5、,5-6、,5-8、,5-9、,5-10、,5-12、,5-13、,5-16、,5-17、,5-20、,5-22、,5-24,返 回,同步时序电路分析,写电路的输出函数,简单的电路可直接 绘出状态转换图,返回,同步时序电路设计,同步时序电路设计,画逻辑电路图,画出全状态图， 检查设计，如不 符合要求，重新设计,返回,异步时序电路分析,1. 各触发器的控制函数和时钟方程,2. 各触发器的状态方程,3、态序表,4、时序图,最后得到电路的逻辑功能,返回,
