1、,12.3计数器,12.2寄存器,12.1时序逻辑电路概述,第12章 时序逻辑电路,1.由触发器和控制激励和输出的组合逻辑电路构成。,12.1.1时序逻辑电路的基本结构,第12章 时序逻辑电路,第12章 时序逻辑电路,时序逻辑电路的分类：,12.1.2时序逻辑电路的分类：,根据触发控制方式分类 ： 同步时序电路电路中所有触发器由同一时钟触发。 异步时序电路电路中至少有一个触发器的触发时钟与其它触发器不同。根据输出控制方式分类： 米利（mealy）型时序电路输出Z受触发器状态Q和外部输入X控制。Z=f（X，Q） 莫尔(moore)型时序电路输出Z仅受触发器状态Q控制，与外部输入X无关。Z=f（Q
2、）,第12章 时序逻辑电路,12.1.3时序逻辑电路的描述方法：,时钟方程： CP=k（CK，Q） 激励方程： Y=h（X，Q） 次态方程： Qn+1=f（x、Qn） 输出方程： Z=g（X，Q）状态转换表和状态卡诺图： 输入、现态（函数变量）与次态、输出（函数值）的关系。 时序波形图：输入与输出数字信号的时序对应关系图。,第12章 时序逻辑电路,状态转换图： 状态转换图是以拓扑图形式描述时序电路的转换关系。 (1) 电路的每个状态用一个圈表示，圈中填入状态符Si或状态码值， (2)圈外用箭头表示状态转换关系，箭头从某现态指向其次态， (3)箭头旁标出控制该状态转换的控制条件X。(4)输出 M
3、ealy：输出与输入一起标在箭头旁。用斜杠区分。 Moore：输出Z标在状态圈内，用斜杠区别于状态。,第12章 时序逻辑电路,第12章 时序逻辑电路,12.1.4时序电路的分析方法,1.时序电路的分析步骤：,第12章 时序逻辑电路,第12章 时序逻辑电路,2,求状态方程,JK触发器的特性方程：,将各触发器的驱动方程代入，即得电路的状态方程：,第12章 时序逻辑电路,3,计算、列状态表,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,0 0 1,0 1 1,1 0 1,1 1 1,0 0 0,0 1 0,1 0 0,1 1 0,0,0,0,0,1,
4、1,0,0,第12章 时序逻辑电路,4,画状态图、时序图,状态图,第12章 时序逻辑电路,第12章 时序逻辑电路,第12章 时序逻辑电路,2,求状态方程,T触发器的特性方程：,将各触发器的驱动方程代入，即得电路的状态方程：,第12章 时序逻辑电路,3,计算、列状态表,第12章 时序逻辑电路,第12章 时序逻辑电路,第12章 时序逻辑电路,第12章 时序逻辑电路,2,求状态方程,D触发器的特性方程：,将各触发器的驱动方程代入，即得电路的状态方程：,第12章 时序逻辑电路,第12章 时序逻辑电路,第12章 时序逻辑电路,第12章 时序逻辑电路,第12章 时序逻辑电路,12.2寄存器,寄存器是数字系
5、统常用的逻辑部件，它用来存放数码或指令等。它由触发器和门电路组成。一个触发器只能存放一位二进制数，存放 n 位二进制时，要 n个触发器。,第12章 时序逻辑电路,1. 数码寄存器,仅有寄存数码的功能。,清零,寄存指令,通常由D触发器或R-S触发器组成,并行输入方式,寄存数码,触发器状态不变,第12章 时序逻辑电路,2.移位寄存器,不仅能寄存数码，还有移位的功能。,所谓移位，就是每来一个移位脉冲，寄存器中所寄存的数据就向左或向右顺序移动一位。,第12章 时序逻辑电路,寄存数码,单向移位寄存器,D,1011,1,Q,1011,1,0,1,1,J,K,F3,数据依次向左移动，称左移寄存器，输入方式为
6、串行输入。,Q,Q,Q,第12章 时序逻辑电路,再输入四个移位脉冲，1011由高位至低位依次从Q3端输出。,串行输出方式,第12章 时序逻辑电路,第12章 时序逻辑电路,12.3 计数器,计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。,分类,加法计数器,减法计数器 可逆计数器,(按计数功能 ),第12章 时序逻辑电路,在数字电路中，能够记忆输入脉冲个数的电路称为计数器。,计数器,二进制计数器,十进制计数器,N进制计数器,加法计数器,同步计数器,异步计数器,减法计数器,可逆计数器,加法计数器,减法计数器,可逆计数器,二进制计数器,十进制计数
7、器,N进制计数器,计数器,第12章 时序逻辑电路,1. 二进制计数器,按二进制的规律累计脉冲个数，它也是构成其它进制计数器的基础。要构成 n位二进制计数器，需用 n个具有计数功能的触发器。,(1) 异步二进制加法计数器,异步计数器：计数脉冲C不是同时加到各位触发器。最低位触发器由计数脉冲触发翻转，其他各位触发器有时需由相邻低位触发器输出的进位脉冲来触发，因此各位触发器状态变换的时间先后不一，只有在前级触发器翻转后,后级触发器才能翻转。,第12章 时序逻辑电路,0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 8 0
8、0 0,脉冲数 (C),二进制加法计数器状态表,从状态表可看出：最低位触发器来一个脉冲就翻转一次，每个触发器由 1变为 0 时，要产生进位信号,这个进位信号应使相邻的高位触发器翻转。,第12章 时序逻辑电路,当J、K=1时，具有计数功能，每来一个脉冲触发器就翻转一次.,三位异步二进制加法计数器,在电路图中J、悬空表示J、K=1,下降沿 触发翻转,当相邻低位触发器由1变 0 时翻转,第12章 时序逻辑电路,异步二进制加法器工作波形,每个触发器翻转的时间有先后，与计数脉冲不同步,第12章 时序逻辑电路,（2） 同步二进制加法计数器,异步二进制加法计数器线路联接简单。 各触发器是逐级翻转，因而工作速
9、度较慢。,同步计数器：计数脉冲同时接到各位触发器，各触发器状态的变换与计数脉冲同步。,同步计数器由于各触发器同步翻转，因此工作速度快。但接线较复杂。,第12章 时序逻辑电路,二 进 制 数Q2 Q1 Q0,0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 8 0 0 0,脉冲数 (C),二进制加法计数器状态表,最低位触发器F0每来一个脉冲就翻转一次；,F1：当Q0=1时，再来一个脉冲则翻转一次；,F2：当Q0=Q1= 1时，再来一个脉冲则翻转一次。,第12章 时序逻辑电路,第12章 时序逻辑电路,三位同步二进制加法计数器,计数脉冲同时加到各位触发器上，当每个到来后触发器状态是否改变要看J、K的状态。,第12章 时序逻辑电路,各触发器状态的变换和计数脉冲同步,第12章 时序逻辑电路,2.十进制计数器,十进制计数器：计数规律：“逢十进一”。它是用四位二进制数表示对应的十进制数，所以又称为二-十进制计数器。,四位二进制可以表示十六种状态，为了表示十进制数的十个状态，需要去掉六种状态，具体去掉哪六种状态，有不同的安排，这里仅介绍广泛使用 8421编码的十进制计数器。,第12章 时序逻辑电路,十进制加法计数器状态表,第12章 时序逻辑电路,十进制同步加法计数器,
