1、寄生电容孔本身存在着对地的寄生电容，如果已知过孔在铺地层上的隔离孔直径为 D2,过孔焊盘的直径为 D1,PCB 板的厚度为 T,板基材介电常数为 ,则过孔的寄生电容大小近似于：C=1.41TD1/(D2-D1)过孔的寄生电容会给电路造成的主要影响是延长了信号的上升时间，降低了电路的速度。举例来说，对于一块厚度为 50Mil 的 PCB 板，如果使用内径为 10Mil，焊盘直径为20Mil 的过孔，焊盘与地铺铜区的距离为 32Mil,则我们可以通过上面的公式近似算出过孔的寄生电容大致是：C=1.41x4.4x0.050x0.020/(0.032-0.020)=0.517pF，这部分电容引起的上升
2、时间变化量为：T10-90=2.2C(Z0/2)=2.2x0.517x(55/2)=31.28ps 。从这些数值可以看出，尽管单个过孔的寄生电容引起的上升延变缓的效用不是很明显，但是如果走线中多次使用过孔进行层间的切换，设计者还是要慎重考虑的。过孔寄生电感同样，过孔存在寄生电容的同时也存在着寄生电感，在高速数字电路的设计中，过孔的寄生电感带来的危害往往大于寄生电容的影响。它的寄生串联电感会削弱旁路电容的贡献，减弱整个电源系统的滤波效用。我们可以用下面的公式来简单地计算一个过孔近似的寄生电感：L=5.08hln(4h/d)+1其中 L 指过孔的电感，h 是过孔的长度，d 是中心钻孔的直径。从式中
3、可以看出，过孔的直径对电感的影响较小，而对电感影响最大的是过孔的长度。仍然采用上面的例子，可以计算出过孔的电感为：L=5.08x0.050ln(4x0.050/0.010)+1=1.015nH 。如果信号的上升时间是 1ns，那么其等效阻抗大小为：XL= L/T10-90=3.19。这样的阻抗在有高频电流的通过已经不能够被忽略，特别要注意，旁路电容在连接电源层和地层的时候需要通过两个过孔，这样过孔的寄生电感就会成倍增加。过孔相关信息高速 PCB 中的过孔设计通过上面对过孔寄生特性的分析，我们可以看到，在高速 PCB 设计中，看似简单的过孔往往也会给电路的设计带来很大的负面效应。为了减小过孔的寄
4、生效应带来的不利影响，在设计中可以尽量做到：1从成本和信号质量两方面考虑，选择合理尺寸的过孔大小。比如对 6-10 层的内存模块 PCB 设计来说，选用 10/20Mil（钻孔/焊盘）的过孔较好，对于一些高密度的小尺寸的板子，也可以尝试使用 8/18Mil 的过孔。受限于技术条件，很难使用更小尺寸的过孔了。对于电源或地线的过孔则可以考虑使用较大尺寸，以减小阻抗。2上面讨论的两个公式可以得出，使用较薄的 PCB 板有利于减小过孔的两种寄生参数。3PCB 板上的信号走线尽量不换层，也就是说尽量不要使用不必要的过孔。4电源和地的管脚要就近打过孔，过孔和管脚之间的引线越短越好，因为它们会导致电感的增加
5、。同时电源和地的引线要尽可能粗，以减少阻抗。5在信号换层的过孔附近放置一些接地的过孔，以便为信号提供最近的回路。甚至可以在 PCB 板上大量放置一些多余的接地过孔。当然，在设计时还需要灵活多变。前面讨论的过孔模型是每层均有焊盘的情况过孔长度是影响过孔电感的主要因素之一1。对用于顶、底层导通的过孔，过孔长度等于 PCB 厚度，由于 PCB 层数的不断增加， PCB 厚度常常会达到 5 mm 以上。然而，高速 PCB 设计时，为减小过孔带来的问题，过孔长度一般控制在 2.0 mm 以内。这里研究了过孔长度在 1.0-2.0 mm 范围变化时，过孔阻抗变化情况（见图 1）。由图看出，过孔长度由 1.
6、0 mm 增加至 2.0 mm 时，由于过孔电感的迅速增加，导致过孔阻抗也迅速增加，即过孔长度越大，过孔阻抗不连续性越差。试验还表明，当过孔长度在 1.0 mm范围内时，通过过孔参数优化，可以将过孔引起的阻抗变化控制在 10%内，但过孔长度超过 1.5 mm 时，过孔阻抗不连续性问题变得难以解决。图 2 为过孔孔径对过孔阻抗的影响。由图看出，当过孔孔径由 0.20 mm 增加至 0.50 mm 时，过孔阻抗由 58.4 ohm 降低至 52.5 ohm。这主要是由于过孔孔径增加后导致过孔电容增加，而过孔阻抗与电容呈反比。对于过孔长度大于 2.0 mm 过孔，通过增加过孔孔径，可在一定程度上提高
7、过孔阻抗连续性。当过孔长度为 1.0 mm 及以下时，最佳过孔孔径为 0.20-0.30 mm。图 3 为过孔焊盘尺寸对过孔阻抗的影响。由图看出，当过孔焊盘直径由 0.45 mm 增加至 0.55 mm 时，过孔阻抗由 57.5 ohm 降低至 55.2 ohm。这是由于过孔焊盘尺寸增加，同样会导致过孔电容增加。由测试结果可以得出，过孔焊盘尺寸每增加 0.05 mm，过孔阻抗约下降 0.5-0.7 ohm。图 4 显示了反焊盘尺寸对过孔阻抗的影响。由图看出，当反焊盘尺寸由 0.40 mm 增加至 1.2 mm 时，过孔阻抗由 57.1 ohm 增加至 61.7 ohm。这表明通过优化过孔反焊盘
8、尺寸，同样可以起到改善过孔阻抗的连续性的效果。3.2、接地孔对过孔阻抗和损耗的影响对于一个 4 层板，当信号由顶层传输线转至底层时，可能会出现两种情况（见图 5）。图 5（A ）表示信号过孔旁没有地孔的情况，此时信号通过过孔时，返回路径通过两地层返回，未受控的返回电流产生了地弹效应，且信号通过过孔时产生的电磁波（EM）在两底层上传输，导致电压波动，引起信号完整性问题9-10。图 5（B）为增加接地孔情况，此时接地孔为过孔信号提供了完整的返回路径，同时也为过孔信号提供了参考孔，从而提高了信号过孔的阻抗连续性，并减小信号损耗。这里主要研究了接地孔对过孔阻抗及损耗的影响。试验在单端信号过孔旁增加了
9、1 至 4 个接地孔参考孔，研究了接地孔数量对单端过孔阻抗的影响，结果见图 6。由图看出，过孔阻抗随接地孔数量增加而降低。这是由于随接地孔数量增加，信号过孔与地孔间电容增加，即调整接地孔数量可有效控制过孔阻抗。图 7 显示了信号孔与接地孔距离对过孔阻抗的影响。由图看出，当信号孔与接地孔距离由 0.40 mm 增加至 0.70 mm 时，过孔阻抗呈不断增加趋势。与传输线以地层作为参考层类似，增加接地孔后，信号过孔以接地孔为参考孔。当信号孔与接地孔距离增加后，信号孔与接地孔间电容降低，过孔阻抗增加。由此可见，通过调整信号孔与接地孔之间的距离，可实现对过孔阻抗的控制。通过以上试验可以发现，当有 4
10、个接地孔围绕在信号孔周围时（效果见图 8），其结构类似同轴电缆。此时单端过孔阻抗可通过同轴电缆阻抗公式（公式 1）进行近似计算11。式中，D 表示接地参考孔对角距离，d 表示信号孔孔径， 为介质层介电常数。通过公式（1）可以计算出不同设计参数时的过孔阻抗，结果见表 1。由表看出，过孔阻抗理论计算值与测量结果基本一致。这表明该结构过孔的过孔阻抗可采用同轴电缆阻抗公式进行近似计算。图 9 为过孔孔径为 0.20 mm、过孔长度为 1.0 mm 时接地孔及数量对过孔损耗的影响。由图看出，增加接地孔后，过孔损耗明显降低，且接地孔数量越多，过孔损耗越小。这是由于接地参考孔为过孔信号提供了完整的返回路径，
11、使过孔导致的阻抗不连续程度明显降低，阻抗不连续引起的信号反射减弱，因此过孔损耗减小。增加接地孔后，还可以减弱信号过孔间的串扰，提高过孔信号传输质量。同时，接地孔还可以避免辐射导致的 EMC/EMI 问题4。3.3 多余短柱对过孔阻抗和损耗的影响在高速多层 PCB 中，当信号从顶层传输到内部某层时，用通孔连接就会产生多余的导通孔短柱，短柱极大地影响着信号的传输质量。当信号在通过过孔传输到阻抗匹配的另一层线路时，会有一部分能量被传递到过孔的短柱上，而这一部分由于没有任何的阻抗终结，所以可以被看作是全开路状态，因此这个分支便会造成剩余能量的全反射，这大大地削弱了信号质量，损坏了原始信号的完整性1。采
12、用盲孔和埋孔，可有效避免短柱对信号完整性的影响，但该技术工艺复杂且成本高。而采用背钻技术将信号孔中多余的短柱钻掉，可获得更好的过孔信号传输质量，所以，研究短柱对过孔信号完整性的影响有助于平衡成本与性能。为研究短柱对过孔信号完整性的影响，试验通过采用背钻技术，控制背钻深度方法获得了不同短柱长度的单端过孔。图 10 为多余短柱长度对过孔阻抗的影响。由图看出，当多余短柱长度由 0.20 mm 增加至0.80 mm 时，过孔阻抗呈不断下降趋势；多余短柱长度每增加 0.10 mm，过孔阻抗约下降 0.40-0.90 ohm。这里还研究了多余短柱对过孔损耗的影响。图 11 显示了过孔多余短柱长度由 0.2
13、0 mm 增加至 0.80 mm时过孔损耗变化情况。由图看出，随多余短柱长度的增加，过孔损耗呈现出明显增加趋势，且短柱越长谐振幅度越大；10GHz 频率下，多余短柱长度每增加 0.10 mm，过孔损耗增加 0.15 dB。试验还表明，信号过孔孔径越大，多余短柱对过孔阻抗、损耗的影响越大。多余短柱会导致过孔电容增加，且短柱长度越大，电容越高，而电容增加会导致谐振频率降低，从而使谐振点附近的损耗变大。谐振频率与电容、电感关系可用公式（2）进行描述。图 12 显示了不同短柱长度情况下的谐振情况。由图可以看出，多余短柱越长，谐振频率越低。当短柱长度分别为 0.20 mm、0.45 mm 和 0.80
14、mm 时，各过孔第二次谐振频率分别 11.03 GHz、10.99 GHz、10.92 GHz，第三次谐振频率分别为 12.66 GHz、12.52GHz 和 12.39 GHz。4、结论通过对过孔设计参数孔径、过孔长度、焊盘/反焊盘尺寸进行优化可有效提高过孔阻抗连续性。当过孔长度小于 1.0 mm 时，可通过对这 4 个设计参数进行优化，将过孔引起的阻抗变化控制在 10%以内。为过孔信号提供返回路径，可实现对过孔阻抗的控制，并能降低过孔的信号损耗。采用 4 个接地参考孔时，过孔阻抗可通过同轴电缆阻抗公式近似计算。多余短柱会导致过孔阻抗降低，损耗增加。P=I2R=U/(R+r)2R=U2R/(
15、R2+2Rr+r2)=U2R/(R-r)2+4Rr=U2/(R-r)2/R+4r对于一个给定的信号源,其内阻 r 是固定的,而负载电阻 R 则是由我们来选择的.注意式中(R-r)2/R,当 R=r 时,(R-r)2/R可取得最小值 0,这时负载电阻 R 上可获得最大输出功率 Pmax=U2/(4r).即, 当负载电阻跟信号源内阻相等时 ,负载可获得最大输出功率,这就是我们常说的阻抗匹配之一. 对于纯电阻电路, 此结论同样适用于低频电路及高频电路.当交流电路中含有容性或感性阻抗时,结论有所改变, 就是需要信号源与负载阻抗的的实部相等,虚部互为相反数,这叫做共扼匹配. 在低频电路中,我们一般不考虑
16、传输线的匹配问题, 只考虑信号源跟负载之间的情况,因为低频信号的波长相对于传输线来说很长,传输线可以看成是“短线”,反射可以不考虑(可以这么理解:因为线短 ,即使反射回来,跟原信号还是一样的).从以上分析我们可以得出结论:如果我们需要输出电流大,则选择小的负载 R;如果我们需要输出电压大,则选择大的负载 R;如果我们需要输出功率最大, 则选择跟信号源内阻匹配的电阻 R.有时阻抗不匹配还有另外一层意思,例如一些仪器输出端是在特定的负载条件下设计的,如果负载条件改变了, 则可能达不到原来的性能, 这时我们也会叫做阻抗失配.在高频电路中,我们还必须考虑反射的问题. 当信号的频率很高时, 则信号的波长
17、就很短,当波长短得跟传输线长度可以比拟时, 反射信号叠加在原信号上将会改变原信号的形状.如果传输线的特征阻抗跟负载阻抗不相等(即不匹配)时,在负载端就会产生反射.为什么阻抗不匹配时会产生反射以及特征阻抗的求解方法,牵涉到二阶偏微分方程的求解,在这里我们不细说了, 有兴趣的可参看电磁场与微波方面书籍中的传输线理论.传输线的特征阻抗(也叫做特性阻抗)是由传输线的结构以及材料决定的,而与传输线的长度, 以及信号的幅度、频率等均无关.例如,常用的闭路电视同轴电缆特性阻抗为 75,而一些射频设备上则常用特征阻抗为 50 的同轴电缆.另外还有一种常见的传输线是特性阻抗为 300 的扁平平行线,这在农村使用
18、的电视天线架上比较常见, 用来做八木天线的馈线. 因为电视机的射频输入端输入阻抗为 75,所以 300 的馈线将与其不能匹配 .实际中是如何解决这个问题的呢?不知道大家有没有留意到,电视机的附件中,有一个300 到 75 的阻抗转换器( 一个塑料封装的, 一端有一个圆形的插头的那个东东, 大概有两个大拇指那么大).它里面其实就是一个传输线变压器,将 300 的阻抗, 变换成 75 的,这样就可以匹配起来了 .这里需要强调一点的是,特性阻抗跟我们通常理解的电阻不是一个概念,它与传输线的长度无关,也不能通过使用欧姆表来测量.为了不产生反射 ,负载阻抗跟传输线的特征阻抗应该相等, 这就是传输线的阻抗
19、匹配,如果阻抗不匹配会有什么不良后果呢?如果不匹配,则会形成反射,能量传递不过去,降低效率; 会在传输线上形成驻波(简单的理解,就是有些地方信号强, 有些地方信号弱), 导致传输线的有效功率容量降低;功率发射不出去,甚至会损坏发射设备.如果是电路板上的高速信号线与负载阻抗不匹配时,会产生震荡, 辐射干扰等.当阻抗不匹配时,有哪些办法让它匹配呢?第一, 可以考虑使用变压器来做阻抗转换, 就像上面所说的电视机中的那个例子那样. 第二, 可以考虑使用串联/ 并联电容或电感的办法,这在调试射频电路时常使用. 第三,可以考虑使用串联/ 并联电阻的办法.一些驱动器的阻抗比较低, 可以串联一个合适的电阻来跟
20、传输线匹配, 例如高速信号线,有时会串联一个几十欧的电阻. 而一些接收器的输入阻抗则比较高,可以使用并联电阻的方法,来跟传输线匹配, 例如,485 总线接收器,常在数据线终端并联 120 欧的匹配电阻.为了帮助大家理解阻抗不匹配时的反射问题,我来举两个例子:假设你在练习拳击打沙包.如果是一个重量合适的、硬度合适的沙包,你打上去会感觉很舒服.但是,如果哪一天我把沙包做了手脚, 例如,里面换成了铁沙,你还是用以前的力打上去,你的手可能就会受不了了这就是负载过重的情况,会产生很大的反弹力. 相反, 如果我把里面换成了很轻很轻的东西, 你一出拳, 则可能会扑空,手也可能会受不了这就是负载过轻的情况.另
21、一个例子, 不知道大家有没有过这样的经历:就是看不清楼梯时上/下楼梯,当你以为还有楼梯时,就会出现“负载不匹配”这样的感觉了.当然 ,也许这样的例子不太恰当 ,但我们可以拿它来理解负载不匹配时的反射情况。前置放大器的输入级阻抗为什么要高? 提高阻抗有哪些办法?输入阻抗高，表示该电路吸收的电源(或前一级电路的输出)功率小，电源或前级就能带动更多的负荷。对于测量电路，如电子电压表、示波器等，就要求很高的输入阻抗，以便接入仪表后，对被测电路的影响尽可能地小。提高方法：(1)场效应管，输入阻抗自然高了。(2)用自举接法提高输入阻抗。(3)采用共集放大电路，三极管放大电路输入级一般接成共集方式。理想状态
22、下，电压驱动的后级电路从前级只吸取电压，没有电流，也就不吸取功率，对前级来说，几乎是空载，所以阻抗越大，越容易驱动。实际上后级输入阻抗只能接近无穷大，像真空管或者 CMOS 器件输入可以做到 G 级别，从前级吸取电流及其微小。如场效应管，属于电压驱动型，由其构成的电路，就是电压驱动型的电路，因为其输入阻抗很大，以至于其输入电流可以忽略，那么功耗也就忽略了;而三极管则属于电流驱动型，由其构成的电路，就是电流驱动型的电路，因为其需要注入电流才能工作，尽管其输入阻抗比较小，仍然产生一定的功耗。个人理解：所谓输入阻抗主要考虑的是电路本身消耗的功率(可以理解为无意义的损耗)，对于电压驱动电路来讲，阻抗越大，电流越小，P=I*I*R，也越小，电流驱动电路来讲，阻抗越小，P=I*I*R，也越小，消耗功率小，这样对于后级电路，可以输出更大的功率了。
