1、 1. VHDL语法入门 本章内容 1.1 VHDL程序构件 1.2 文法规则 1.3 数据对象及类型 1.4 运算符与表达式 1.5 VHDL语句 1.6 进程与子程序 1.7 资源库与程序包 1. VHDL语法入门 1.1 VHDL程序构件 库引用说明 实体说明 构造体 配置说明 1. VHDL语法入门 1.1 VHDL程序构件 示例 Library ieee; Use ieee.std_logic_1164.all; - entity xor_gate is port(a, b: IN bit; c: OUT bit) ; end xor_gate; - architecture dat
2、a_flow1 of xor_gate is begin c=(a and (not b) or (not a) and b); end data_flow1; - configuration cnf of xor_gate is for data_flow1 end for; end cnf; - 库引用说明 - 实体说明 - 构造体 - 配置说明 1. VHDL语法入门 1.1 VHDL程序构件 库引用说明 对需引用的资源库及程序包进行说明 类似于 C语言中的 .h头文件引用 1. VHDL语法入门 1.1 VHDL程序构件 实体说明 实体 entity 一个 设计实体 与外部的接口定义
3、语法格式 entity 设计实体名 is 端口说明； end 设计实体名 ； 1. VHDL语法入门 1.1 VHDL程序构件 端口说明 port (端口信号名：端口模式 数据类型名 :=初始值 ； ) ； 端口模式 IN OUT INOUT BUFFER 1. VHDL语法入门 1.1 VHDL程序构件 IN 从外部输入至实体； 单向端口； entity 1. VHDL语法入门 1.1 VHDL程序构件 OUT 从实体输出至外部； 单向端口； entity 1. VHDL语法入门 1.1 VHDL程序构件 INOUT 可以从外部输入至实体； 也可以从实体输出至外部； 双向端口； entity en 1. VHDL语法入门 1.1 VHDL程序构件 BUFFER 可以从实体输出至外部； 也可以从端口回读该输出值至实体； 不可以从外部输入至实体； 单向端口（伪双向端口）； entity Q D
