1、数字钟数字逻辑课程设计报告(2009-01-05 09:35:09)标签：数字钟 进制 led 数码管 计数器 晶体振荡器 数字逻辑 课程设计 报告 杂谈 分类：日志设计目的熟悉集成电路的引脚安排.掌握各芯片的逻辑功能及使用方法.了解面包板结构及其接线方法.了解数字钟的组成及工作原理.熟悉数字钟的设计与制作.设计要求1.设计指标时间以 24 小时为一个周期;显示时,分,秒;有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间;计时过程具有报时功能,当时间到达整点前 5 秒进行蜂鸣报时;为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号.2.设计要求画出电路原理图(或仿真电路图)
2、;元器件及参数选择;电路仿真与调试;PCB 文件生成与打印输出.3.制作要求 自行装配和调试,并能发现问题和解决问题.4.编写设计报告 写出设计与制作的全过程,附上有关资料和图纸,有心得体会.设计原理及其框图1.数字钟的构成数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路.由于计数的起始时间不可能与标准时间(如北京时间)一致,故需要在电路上加一个校时电路,同时标准的 1HZ 时间信号必须做到准确稳定.通常使用石英晶体振荡器电路构成数字钟.图 3-1 所示为数字钟的一般构成框图.图 3-1 数字钟的组成框图晶体振荡器电路晶体振荡器电路给数字钟提供一个频率稳定准确的 32768Hz 的方波
3、信号,可保证数字钟的走时准确及稳定.不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路.分频器电路分频器电路将 32768Hz 的高频方波信号经 32768()次分频后得到 1Hz 的方波信号供秒计数器进行计数.分频器实际上也就是计数器.时间计数器电路时间计数电路由秒个位和秒十位计数器,分个位和分十位计数器及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器,分个位和分十位计数器为 60 进制计数器,而根据设计要求,时个位和时十位计数器为 12 进制计数器.译码驱动电路译码驱动电路将计数器输出的 8421BCD 码转换为数码管需要的逻辑状态,并且为保证数码管正常工作提供足够的工
4、作电流.数码管数码管通常有发光二极管(LED)数码管和液晶(LCD)数码管,本设计提供的为 LED 数码管.2.数字钟的工作原理1)晶体振荡器电路晶体振荡器是构成数字式时钟的核心,它保证了时钟的走时准确及稳定.图 3-2 所示电路通过 CMOS 非门构成的输出为方波的数字式晶体振荡电路,这个电路中,CMOS非门 U1 与晶体,电容和电阻构成晶体振荡器电路,U2 实现整形功能,将振荡器输出的近似于正弦波的波形转换为较理想的方波.输出反馈电阻 R1 为非门提供偏置,使电路工作于放大区域,即非门的功能近似于一个高增益的反相放大器.电容 C1,C2 与晶体构成一个谐振型网络,完成对振荡频率的控制功能,
5、同时提供了一个 180 度相移,从而和非门构成一个正反馈网络,实现了振荡器的功能.由于晶体具有较高的频率稳定性及准确性,从而保证了输出频率的稳定和准确.晶体 XTAL 的频率选为 32768HZ.该元件专为数字钟电路而设计,其频率较低,有利于减少分频器级数.从有关手册中,可查得 C1,C2 均为 30pF.当要求频率准确度和稳定度更高时,还可接入校正电容并采取温度补偿措施.由于 CMOS 电路的输入阻抗极高,因此反馈电阻 R1 可选为 10M.较高的反馈电阻有利于提高振荡频率的稳定性.非门电路可选 74HC00.图 3-2 COMS 晶体振荡器2)分频器电路通常,数字钟的晶体振荡器输出频率较高
6、,为了得到 1Hz 的秒信号输入,需要对振荡器的输出信号进行分频.通常实现分频器的电路是计数器电路,一般采用多级 2 进制计数器来实现.例如,将 32768Hz的振荡信号分频为 1HZ 的分频倍数为 32768(215),即实现该分频功能的计数器相当于 15 极2 进制计数器.常用的 2 进制计数器有 74HC393 等.本实验中采用 CD4060 来构成分频电路.CD4060 在数字集成电路中可实现的分频次数最高,而且 CD4060 还包含振荡电路所需的非门,使用更为方便.CD4060 计数为 14 级 2 进制计数器,可以将 32768HZ 的信号分频为 2HZ,其内部框图如图 3-3所示
7、,从图中可以看出,CD4060 的时钟输入端两个串接的非门,因此可以直接实现振荡和分频的功能.图 3-3 CD4046 内部框图3)时间计数单元时间计数单元有时计数,分计数和秒计数等几个部分.时计数单元一般为 12 进制计数器计数器,其输出为两位 8421BCD 码形式;分计数和秒计数单元为 60 进制计数器,其输出也为 8421BCD 码.一般采用 10 进制计数器 74HC390 来实现时间计数单元的计数功能.为减少器件使用数量,可选 74HC390,其内部逻辑框图如图 2.3 所示.该器件为双 25-10 异步计数器,并且每一计数器均提供一个异步清零端(高电平有效).图 3-4 74HC
8、390(1/2)内部逻辑框图秒个位计数单元为 10 进制计数器,无需进制转换,只需将 QA 与 CPB(下降沿有效)相连即可.CPA(下降没效)与 1HZ 秒输入信号相连,Q3 可作为向上的进位信号与十位计数单元的 CPA 相连.秒十位计数单元为 6 进制计数器,需要进制转换.将 10 进制计数器转换为 6 进制计数器的电路连接方法如图 3-5 所示,其中 Q2 可作为向上的进位信号与分个位的计数单元的 CPA 相连.图 3-5 10 进制6 进制计数器转换电路分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同,只不过分个位计数单元的 Q3 作为向上的进位信号应与分十位计数单元
9、的 CPA 相连,分十位计数单元的 Q2作为向上的进位信号应与时个位计数单元的 CPA 相连.时个位计数单元电路结构仍与秒或个位计数单元相同,但是要求,整个时计数单元应为 12 进制计数器,不是 10 的整数倍,因此需将个位和十位计数单元合并为一个整体才能进行 12 进制转换.利用 1 片 74HC390 实现 12 进制计数功能的电路如图 3-6 所示.另外,图 3-6 所示电路中,尚余-2 进制计数单元,正好可作为分频器 2HZ 输出信号转化为 1HZ信号之用.图 3-6 12 进制计数器电路4)译码驱动及显示单元计数器实现了对时间的累计以 8421BCD 码形式输出,选用显示译码电路将计
10、数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流,选用 CD4511 作为显示译码电路,选用LED 数码管作为显示单元电路.5)校时电源电路当重新接通电源或走时出现误差时都需要对时间进行校正.通常,校正时间的方法是:首先截断正常的计数通路,然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端,校正好后,再转入正常计时状态即可.根据要求,数字钟应具有分校正和时校正功能,因此,应截断分个位和时个位的直接计数通路,并采用正常计时信号与校正信号可以随时切换的电路接入其中.图 3-7 所示即为带有基本 RS触发器的校时电路,图 3-7 带有消抖动电路的校正电路6)整点
11、报时电路一般时钟都应具备整点报时电路功能,即在时间出现整点前数秒内,数字钟会自动报时,以示提醒.其作用方式是发出连续的或有节奏的音频声波,较复杂的也可以是实时语音提示.根据要求,电路应在整点前 10 秒钟内开始整点报时,即当时间在 59 分 50 秒到 59 分 59 秒期间时,报时电路报时控制信号.报时电路选 74HC30,选蜂鸣器为电声器件.元器件1.实验中所需的器材5V 电源.面包板 1 块.示波器.万用表.镊子 1 把.剪刀 1 把.网络线 2 米/人.共阴八段数码管 6 个.CD4511 集成块 6 块.CD4060 集成块 1 块.74HC390 集成块 3 块.74HC51 集成
12、块 1 块.74HC00 集成块 5 块.74HC30 集成块 1 块.10M 电阻 5 个.500 电阻 14 个.30p 电容 2 个.32.768k 时钟晶体 1 个.蜂鸣器.2.芯片内部结构图及引脚图图 4-1 7400 四 2 输入与非门 图 4-2 CD4511BCD 七段译码/驱动器图 4-3 CD4060BD 图 4-4 74HC390D图 4-5 74HC51D 图 4-6 74HC303.面包板内部结构图面包板右边一列上五组竖的相通,下五组竖的相通,面包板的左边上下分四组,每组中 X,Y 列(0-15 相通,16-40 相通,41-55 相通,ABCDE 相通,FGHIJ
13、相通,E 和 F 之间不相通.个功能块电路图一个 CD4511 和一个 LED 数码管连接成一个 CD4511 驱动电路,数码管可从 0-9 显示,以次来检查数码管的好坏,见附图 5-1.图 5-1 4511 驱动电路利用一个 LED 数码管,一块 CD4511,一块 74HC390,一块 74HC00 连接成一个十进制计数器,电路在晶振的作用下数码管从 09 显示,见附图 5-2.图 5-2 74390 十进制计数器利用一个 LED 数码管,一块 CD4511,一块 74HC390,一块 74HC00 和一个晶振连接成一个六进制计数器,数码管从 06 显示,见附图 5-3.图 5-3 743
14、90 六进制计数器利用一个六进制电路和一个十进制连接成一个六十进制电路,电路可从 059 显示,见附图5-4.图 5-4 六十进制电路利用两个六十进制的电路合成一个双六十进制电路,两个六十进制之间有进位,见附图 5-5.图 5-5 双六十进制电路利用 CD4060,电阻及晶振连接成一个分频晶振电路,见附图 5-6.图 5-6 分频晶振电路利用 74HC51D 和 74HC00 及电阻连接成一个校时电路,见附图 5-7.图 5-7 校时电路利用 74HC30 和蜂鸣器连接成整点报时电路.见附图 5-8.图 5-8 整点报时电路利用两个六十进制和一个十二进制连接成一个时,分,秒都会进位的电路总图,
15、见附图 5-9.图 5-9 时,分,秒的进位连接图总接线元件布局简图,见附图 6-1芯片连接图见附图 7-1设计过程中遇到的问题及其解决方法在检测面包板状况的过程中,出现本该相通的地方却未通的状况,后经检验发现是由于万用表笔尖未与面包板内部垂直接触所至.在检测 CD4511 驱动电路的过程中发现数码管不能正常显示的状况,经检验发现主要是由于接触不良的问题,其中包括线的接触不良和芯片的接触不良,在实验过程中,数码管有几段二极管时隐时现,有时会消失.用 5V 电源对数码管进行检测,一端接地,另一端接触每一段二极管,发现二极管能正常显示的,再用万用表欧姆档检测每一根线是否接触良好,在检测过程中发现有
16、几根线有时能接通,有时不能接通,把接触不好的线重新接过后发现能正常显示了.其次是由于芯片接触不良的问题,用万用表欧姆档检测有几个引脚本该相通的地方却未通,而检测的导线状况良好,其解决方法为把 CD4511 的芯片拔出,根据面包板孔的的状况重新调整其引脚,使其正对于孔,再用力均匀地将芯片插入面包板中,此后发现能正常显示,本次实验中还发现一块坏的 LED 数码管和两块坏的 CD4511,经更换后均能正常显示.在连接晶振的过程中,晶振无法起振.在排除线与芯片的接触不良问题后重新对照电路图,发现是由于 12 脚未接地所至.在连接六进制的过程中,发现电路只能 4,5 的跳动,后经发现是由于接到与非门的引
17、脚接错一根所至,经纠正后能正常显示.在连接校正电路的过程中,出现时和分都能正常校正时,但秒却受到影响,特别时一较分钟的时候秒乱跳,而不校时的时候,秒从 40 跳到 59,然后又跳回 40,分和秒之间无进位,电路在时,分,秒进位过程中能正常显示,故可排除芯片和连线的接触不良的问题.经检查,校正电路的连线没有错误,后用万用表的直流电压档带电检测秒十位的 QA,QB,QC 和 QD 脚,发现 QA 脚时有电压时而无电压,再检测秒到分和分到时的进位端,发现是由于秒到分的进位未拔掉所至.在制作报时电路的过程中,发现蜂鸣器在 57 分 59 秒的时候就开始报时,后经检测电路发现是由于把 74HC30 芯片
18、当 16 引脚的芯片来接,以至接线都错位,重新接线后能正常报时.连接分频电路时,把时个位的 QD 和时十位的 1 脚断开,然后时十位的 1 脚接到晶振的 3 脚,时十位的 3 脚接到秒个位的 1 脚,所连接的电路图无法正常工作,时十位从 0-9 的跳,时个位只能显示一个 0,在这个电路中 3 脚的分频用到两次,故无法正常显示,因此要把 12 进制接到 74HC390 的一个逻辑电路空出来用于分频即可,因此把时十位的 CD4511 的 12,6 脚接地,7脚改为接 74HC390 的 5 脚,74HC390 的 3,4 脚断开,然后 4 脚接 9 脚即可,其中空出的74HC390 的 3 脚就可
19、用于 2Hz 的分频,分频后变为 1Hz,整个电路也到此为正常的数字钟计数.设计体会在此次的数字钟设计过程中,更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法.在连接六进制,十进制,六十进制的进位及十二进制的接法中,要求熟悉逻辑电路及其芯片各引脚的功能,那么在电路出错时便能准确地找出错误所在并及时纠正了.在设计电路中,往往是先仿真后连接实物图,但有时候仿真和电路连接并不是完全一致的,例如仿真的连接示意图中,往往没有接高电平的 16 脚或 14 脚以及接低电平的 7 脚或 8 脚,因此在实际的电路连接中往往容易遗漏.又例如 74HC390 芯片,其本身就是一个十进制计数器,在
20、仿真电路中必须连接反馈线才能正常显示,而在实际电路中无需再连接,因此仿真图和电路连接图还是有一定区别的.在设计电路的连接图中出错的主要原因都是接线和芯片的接触不良以及接线的错误所引起的.对该设计的建议此次的数字钟设计重在于仿真和接线,虽然能把电路图接出来,并能正常显示,但对于电路本身的原理并不是十分熟悉.总的来说,通过这次的设计实验更进一步地增强了实验的动手能力.数字钟课程设计(2009-01-05 10:10:53)标签：数字钟 进制 计数器 晶体振荡器bcd 码 数字逻辑 课程设计 杂谈 分类：日志设计目的进一步掌握各芯片的逻辑功能及使用方法。进一步掌握数字钟的设计方法和和计数器相互级联的
21、方法。进一步掌握数字系统的设计和数字系统功能的测试方法。进一步掌握数字系统的制作和布线方法。设计要求设计指标数字钟具有显示时、分、秒的功能；有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；计时过程具有报时功能，当时间到达整点前 10 秒进行蜂鸣报时，报时声音四低一高；并且要求走时准确。设计要求画出电路原理图（或仿真电路图）；元器件及参数选择，有相关原器件清单；制作要求 自行装配和调试，并能发现问题和解决问题。编写设计报告 写出设计与制作的全过程，附上有关资料和图纸，有心得体会。总体概要设计数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间
22、（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的 1HZ 时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。图 1 所示为数字钟的一般构成框图。图 1 数字钟的组成框图 晶体振荡器电路 晶体振荡器电路给数字钟提供一个频率稳定准确的 32768z 的脉冲，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。分频器电路 分频器电路将 32768z 的高频方波信号经 74LS4060 和 74LS250 的二分频的分频后得到1Hz 的方波信号，可以供秒计数器进行计数。分频器实际上也就是计数器。时间计数器电路 时间计数电路由秒个位和秒
23、十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为 60 进制计数器，时个位和时十位计数器可以设计为 12 进制计数器或者 24 进制计数器，我们这里根据自己的意愿设计成 24 进制计数器。译码驱动电路 译码驱动电路将计数器输出的 8421BCD 码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。数码管 数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计采用的为数码管。各单元模块设计和分析晶体振荡器电路晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。图 2 所示电路通过非门构
24、成的输出为方波的数字式晶体振荡电路，这个电路中，非门与晶体、电容和电阻构成晶体振荡器电路，实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电 阻 为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容 、 与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。晶体 XTAL 的频率选为 32768HZ。该元件专为数字钟电路而设计，其频率较低，有利于减少分频器级数。从有关手册中，可查得 C1、C 2 分
25、别为 20pF，和 200PF 当要求频率准确度和稳定度更高时，还可接入校正电容并采取温度补偿措施。由于 CMOS 电路的输入阻抗极高，因此反馈电阻 R1可选为 20M。较高的反馈电阻有利于提高振荡频率的稳定性。 脉冲输出端图 2 晶体振荡器电路图分频器电路通常，数字钟的晶体振荡器输出频率较高，为了得到z 的秒信号输入，需要对振荡器的输出信号进行分频。通常实现分频器的电路是计数器电路，一般采用多级进制计数器来实现。例如，将32767z 的振荡信号分频为Z 的分频倍数为 32767（ ），即实现该分频功能的计数器相当于极进制计数器。本实验中采用 CD4060 来构成分频电路。CD4060 在数字
26、集成电路中可实现的分频次数最高，而且 CD4060 还包含振荡电路所需的非门，使用更为方便。4060 计数为最高为级进制计数器，可以将 32767 Z的信号分频为 Z，而经过 74LS90 可以将它分为 1HZ 的信号。如图 3 所示，可以直接实现振荡和分频的功能。 图 3 CD4046 和 74LS90 的分频电路图时间计数单元时间计数单元有时计数、分计数和秒计数等几个部分。时计数单元一般为 24 进制计数器计数器，其输出为两位 8421BCD 码形式；分计数和秒计数单元为进制计数器，其输出也为 8421BCD 码。本实验采取了 74LS90 用两块芯片进行级联来产生 60 进制和 24 进
27、制秒个位计数单元为进制计数器，无需进制转换，只需将 0与 1（下降沿有效）相连即可。 0（下降没效）与Z 秒输入信号相连， 3可作为向上的进位信号与十位计数单元的 1相连。秒十位计数单元为进制计数器，需要进制转换。将进制计数器转换为进制计数器的电路连接，其中 2可作为向上的进位信号与分个位的计数单元的 0相连。分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，也是分个位计数单元的 3作为向上的进位信号应与分十位计数单元的 0相连，分十位计数单元的 2作为向上的进位信号应与时个位计数单元的 0相连。60 进制的连接如图 4 所示。时个位计数单元电路结构仍与秒或个位计数单元相同，
28、但是要求，整个时计数单元应为 24进制计数器，所以在两块 74LS90 构成的 100 进制中截取 24，就得在 24 的时候进行异步清零。24 进制计数功能的电路如图 5 所示。图 4 60 进制计数器电路图 5 24 进制计数器电路译码驱动及显示单元计数器实现了对时间的累计以 8421BCD 码形式输出，选用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，选用 74LS47 作为显示译码电路，选用 74LS546 八段共阳 LED 数码管作为显示单元电路，如图 6 所示。图 6 译码驱动和显示电路校时电源电路当重新接通电源或走时出现误差时都需要对时间进行校正。
29、通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。图 7 所示为所设计的校时电路。图 7 校正电路整点报时电路一般时钟都应具备整点报时电路功能，即在时间出现整点前数秒内，数字钟会自动报时，以示提醒。其作用方式是发出连续的或有节奏的音频声波，较复杂的也可以是实时语音提示。根据要求，电路应在整点前 10 秒钟内开始整点报时，即当时间在 59 分 51
30、秒到 59 分 59 秒期间时，报时电路报时控制信号。报时电路选 74HC30，作为选蜂鸣器为电声器件，选用CC4016 模拟开关作控制，使蜂鸣器可以一响一停。如图 8 所示。电路的安装与调试在完成了理论设计的基础上，进行对自己设计不大肯定的电路，利用软件 Multism 进行模拟，根据成功与否再进行修正之后，开始电路的安装和调试。在拿到了工具的和器材之后，首先对各元器件进行测试，检查是否芯片存在问题。在确认没有问题之后，就可以按照布线方案来进行布线了。我的布线方案，首先安装驱动和计数模块。对译码驱动电路和计数电路同时布线，但是，先只进行它的一个显示管和一块 74LS47 和一块 74LS90
31、（秒的个位）安装，当验证产生的计数没有问题时，才尽一步对它进行扩展，安装秒的十位，分的个位和十位，以及时的个位和十位，并进行检验，为什么不安装完驱动模块再进行计数模块的安装呢？ 我认为这样可以方便我们的检验（当然我的检验脉冲现在不一定是 1HZ 的，所以我利用面包板上自带的脉冲输出），当装完了那么一个庞大的电路后，一旦哪里出错，进行检查怎么说也是个难事。其次安装的是晶体振荡电路电路。按照理论设计和已经在 Multism 软件中验证过的电路进行安装，当然实际安装中有不可预见的问题可能发生，我才用示波器来观察，果然，象设计和预料的那样，1HZ 的脉冲波形出现。再次安装的模块是校时模块。接出如图 7
32、 的电路然后和计数模块相连接。在这个连接中，我们原来的设计的是采用单刀双制开关，但是由于在实验室没有这样的开关，我们的设计只好稍微做下修改，这样的设计我觉得在数字电子的设计中是常见的。一种典型的接法。最后要接的是正点报时电路。这个部分是我们平时没怎么实验和设计过的部分，说实际的，在做这个设计之前，心理真的没有底到底蜂明器是怎么工作的，怎样去驱动它才能让它正常工作。第一个在我脑海里产生的利用 555 接一个电子琴电路，再加上模拟开关来选择高低声音，理论上设计没问题，也对它包有很大的信心。但是在实习的过程中，在做这个人的时候，到中午了，于是我回来了，我想利用 Internet 搜索点对自己的设计有
33、用的信息来，偶尔的一个蜂明的电路启发了我，那就是现在如设计图纸中的那个报时电路。不过，先发现报时电路声音比较的低，于是我决定见效电阻使声音合适。完成了布线的过程之后，就是一个综合的测试，由于在各个模块的安装，布线的认真和有条理性，综合测试，一次成功，本人认为教为不错！而且就整个实验来说由于设计的原理时的态度的认真，严谨和对这次实习的重视，以及考虑问题的全面和方案的多样性，使得装配，布线，和调试几乎没有什么大问题难倒我，一切都还比较的顺利和成功！记得在一个实验室一起做实验的同学中，我的实验是第一个完成的，综合测试成功的那一刻，很兴奋！总结设计过程中遇到的问题及其解决方法。在检测面包板状况的过程中
34、，出现本该相通的地方被断了的导线堵塞，用镊子将其挑出。在检测 74LS47 驱动电路的过程中发现有两个数码管显示的数字是没有规律的（不是从 0到 9 的显示），正是由于我们布线的整齐简明，经过检查发现是 74LS47 其中的两跟译码线与显示管脚连接出错，交换，就 OK 了！在连接晶振的过程中，晶振起振，但是输出的脉冲明显不是 1HZ 的，对照设计电路检查，发现 CD4060 的输出管脚接错，接上 3 号管脚，一切 OK！。在制作报时电路的过程中，发现蜂鸣器在 57 分 59 秒的时候就开始报时，后经检测电路发现是由于把 74HC30 芯片当 16 引脚的芯片来接，以至接线都错位，重新接线后能正
35、常报时。在布置地线和 5V 电压线时，不甚把两线接到了一起，导致整个板没法工作。经认真的检查，排除了问题！设计体会在此次的数字钟设计过程中，更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。在连接六进制、十进制、六十进制的进位及十二进制的接法中，要求熟悉逻辑电路及其芯片各引脚的功能，那么在电路出错时便能准确地找出错误所在并及时纠正了。在设计电路中，往往是先仿真后连接实物图，但有时候仿真和电路连接并不是完全一致的，例如仿真的连接示意图中，往往没有接高电平的 16 脚或 14 脚以及接低电平的 7 脚或 8 脚，因此在实际的电路连接中往往容易遗漏。又例如 74HC390 芯片，
36、其本身就是一个十进制计数器，在仿真电路中必须连接反馈线才能正常显示，而在实际电路中无需再连接，因此仿真图和电路连接图还是有一定区别的。在设计电路的连接图中出错的主要原因都是接线和芯片的接触不良以及接线的错误所引起的。对该设计的建议此次的数字钟设计重在于仿真和接线，虽然能把电路图接出来，并能正常显示，但对于电路本身的原理并不是十分熟悉。总的来说，通过这次的设计实验更进一步地增强了实验的动手能力。元器件清单实验中所需的器材5V 电源。面包板 1 块。示波器。万用表。镊子 1 把。剪刀 1 把。拨线铨 1 把。导线 若干共阳八段数码管 6 个。74LS90 芯片 7 块。74LS47 芯片 6 块。
37、74LS51 芯片 1 块。74LS30 芯片 1 块。74LS08 芯片 1 块。74LS04 芯片 1 块。CD4060 芯片 1 块。CC4016 芯片 1 块。1K 电阻 1 个。100 电阻 6 个。10M 电阻 1 个。20p 电容 1 个。200p 电容 1 个。32.768k 时钟晶体 1 个。=130 的三极管。蜂鸣器。参考文献和辅助软件工具数字电子技术基础 陈明义主编 中南大学出版电工电子实验教程 陈明义主编 中南大学出版数字钟电路图(2009-01-05 10:47:36)标签：杂谈 数字钟电路安装 3D 图 数字钟印制板图整点报时电路接线图校时电路接线图校时电路原理图二十四进制（“时”）计数译码显示电路的接线图
