1、 简易数字钟摘要本次设计主要是利用数字电路实验箱上的 74LS192、555 定时器、74LS00 与七段显示译码器设计简易数字钟,实现准确计时，以数字形式显示时、分、秒的时间和校时功能。由于采用纯数字硬件设计制作，与传统机械表相比，它具有走时准、显示直观、无机械传动装置等特点。它的小时周期为 12，分和秒的周期为 60。关键字：数字时钟；时计数器；分计数器；秒计数器；校时器设计背景：数字时钟是一种用数字技术实现是、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，具有更长的使用寿命，能被更好的广泛运用。数字时钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。设计基
2、础：利用 74LS47、74LS192、74LS00 以及集成 555 定时器的功能实现数字钟。1.简易数字钟的理论基础1.1 74LS19274LS192 是异步清零，异步预置数，双时钟十进制加/减可逆计数器74LS192 的逻辑功能表异步预置数端LD清零端 R加计数脉冲输入端UCP减计数脉冲输入端D非同步进位输出端O非同步借位输出端B计数输出端3Q210数据输入端 0123D1.2 74LS4774LS47（BCD-七段显示译码器）：其作用是将输入的四位二进制数码译成驱动七段字符显示器所需要的电平信号，使它能显示 09 的十进制数字。七段字符显示译码器有共阴极和共阳极两种类型，相对应的字符
3、显示译码器也有输出高电平有效、输出低电平有效两种类型。七段显示译码器 74LS47 是一种与共阳极数字显示器配合使用的集成译码器兼驱动器。74LS47 的逻辑功能表称为灭零输入端 BI称为灭零输出端RO称为试零输入端LT称为灭零输入端BI时，1RI正常译码显示注：表中 的状态在BOI/“/”上为输入，在“/”下为输出“X”为任意值1.3.555 计时器555 定时器是一种多用途的数字 模拟混合集成电路，可以方便的构成施密特触发器、单稳态触发器和多谐振荡器。双极型产品型号最后数码为555、556，CMOS 型产品型号最后数码为 7555、7556。555 能在宽电源电压范围内工作，可承受较大的负
4、载电流。双极型 555 定时器的电源电压:516V .最大负载电流：200mA。CMOS 型 7555 定时器的电源电压:318V .最大负载电流：4mA。555 计时器的逻辑功能2.简易数字钟的设计过程2.1 计时电路简易数字钟的计时电路包含三部分：秒计时器、分计时器和时计时器，秒计时器和分计时器都是 60 进制，时计时器是 12 进制，三个计时器都是由两片 74LS192组成，两片 74LS192 分为低位（代表个位）与高位（代表十位） ，这里用低位与高位简称，三个计时器通过导线连接。秒计时器走一周期，分计时器加一；分计时器走一周期，时计时器加一，当计时器显示为 11 时 59 分 59
5、秒时，重新计时。设计时，先将两片 74LS192 构成 100 进制加法计数器，然后改成 60 进制加法计数器。本次设计，应用了 74LS192 的异步预置数功能，低位与高位的D3、D2、D1、D0 分别接低电位“0” ，低位的 CO接高位的 CPu，低位与高位的 CPD接高电位“1” 、RD接低电位“0” 。低位的 BO；高位的 CO、BO悬空。秒计时器的低位的 Q3、Q2、Q1、Q0 分别连七段显示译码器的 D、C、B、A，高位的Q3、Q2、Q1、Q0 接七段显示译码器的输入端的同时，Q2、Q1 接与非门，与非门输出接高位的 LD。分计时器的设计过程与秒计时器基本一致，只是秒计时器高位的L
6、D连接分计时器低位的 CPu。时计时器的高位的 Q0 与低位的 Q1 接与非门，输出接高位的 LD，其余的接法与之前相同。2.2 振荡电路振荡器是构成数字式时钟的核心，它保证了时钟的准确性和稳定性。在此，将利用集成 555 定时器构成多谐振荡器产生脉冲信号，选取合适的 RC，产生秒信号连接秒计时器的低位的 CPu。通过调节 R 的大小，将亮灭周期调节为一秒。通过测量多次周期求单个周期，测出脉冲信号周期。2.3 校时电路利用与非门组成校时器。在两个计时器之间的连接处加一个与非门，一个输入为 LD，另一个输入端接一个脉冲信号，输出接 CPu，来一个脉冲信号调节一次。用两个与非门组成本设计的校时器。
7、经过设计、连接电路后，简易数字钟的电路图如下3.调试过程电路图连接成功后，进入调试过程。首先，检验振荡电路。将振荡电路的输出接数码显示管，通过测量多次数码显示管的亮灭周期求出单个周期，使其为 1 秒。第二，检验设计电路。将振荡电路输出接秒计时器低位 CPu，运行电路，检验电路是否正确：秒、分计时器是否为 60 进制，时计时器是否为 12 进制，两个计时器之间的进位是否正常。最后，检验校时器。通过调节脉冲信号，检验所控制的计时器是否能校时。设计总结通过本次简易数字钟的设计，我学到了很多东西，对以前学到了知识有了新的理解，发现了自己以前忽略的知识，并且也学会了一种学习态度。设计电路的过程中，有些地
8、方我很容易就设计出来，但是到了计时器之间的连接、异步预置数与异步清零的区别、校时电路的设计，我遇到了很大的困难。我回去看课本，与队友讨论加之在老师的帮助下，完成了本次设计。这次设计让我发现了自己的不足 ，不能仅靠理论，还要联系实际，只有理论与实际相结合才能更好的解决问题。本次设计还让我学会了严谨和团队合作。在连接电路前，实验所用到的集成块都要进行检测，导线要检测是否断了，这要求我们要有严谨的态度，做事一丝不苟。连接电路，都要按照所设计的电路连接。连接过程中与队友分工合作，共同交流，共同完成实验。最后，我 要 衷 心 的 感 谢 老 师 给 了 我 们 这 一 次 实 践 的 机 会 ， 让我更加深刻地了解和认识到了自己的优点和不足，通 过 这 个 课 程 设 计 我 发 现 了 我 好 多 知 识 都 不 熟 悉 甚 至 有 的 东 西我 根 本 就 不 知 道 ， 这让我感到了要因此使我更坚定了在以后的学习中要扎实好基础，阔广知识面。
