1、 集成电路设计论文论文题目：2 位数值比较器 姓 名：陈英文学 号：1020630126学 院：机械与电子工程学院专 业：电子科学与技术班 级：10206301指导教师：蔡老师一、课程实验设计目的本次课程设计把重点放在电路的设计、制作和仿真上，熟悉在 UNIX 系统下 Candencce 软件的使用，掌握电路原理图的输入和编辑及电路的仿真。 在数字系统中，特别是在计算机中都需具有运算功能，一种简单的运算就是比较两个数 A 和 B 的大小。用以对两数 A、B 的大小或是否相等进行比较的逻辑电路称为数值比较器。比较结果有 AB、AB） 、 Y(AB）Y(A=B）Y(AB） Y(A=B） Y(AB
2、= (A1B1) + ( A1=B1)(A0B0)FA B0A0 B1FA=BFABA0 B0A1 B1输 出输 入FA=B=(A1=B1)(A0=B0)3.7 两位数值比较器逻辑图3.7 两位数值比较器逻辑图A1 B1 A0 B0 1位 数值 比 较器 1位 数值 比 较器 A1 B1 A1=B1 A1 B1 A0 B0 A0=B0 A0 B0 G1 G2 & & G3 & 1 1 FA B FA=B FA B 三、实验步骤1. 画原理图及创建符号1.1 调用 cadence 软件进入 UNIX 系统后，输入 icfb 命令调用 cadence 软件。此时会弹出 CIW 窗口（命令解释窗口）
3、 ，如下图所示：1.2 创建模型库与单元视图进入cadence后，点击CIW 窗口的filenewlibrary，将库文件的路径设置在cadence目录下，Name 栏输入库文件名为wen。点击filenewcellview，生成单元视图Libray Name选取为wen，Cell Name分别命名为text1、text2 、 text3、text4、text5 、text6、 text7，对应的原理图为非门电路、与门电路、或门电路、或非门电路、1位数值比较器电路、2位数值比较器、总电路。设置view name为shcemetic，设置tool 为composer schematic。1.3
4、画原理图1.3.1 非门电路图1.3.2 与门电路图1.3.3 或门电路图1.3.4 或非门电路图1.3.5 1 位数值比较器电路图1.3.6 2 位数值比较器电路图1.3.7 总封装电路图1.3.8 画原理图的几个常用的快捷键： i Add Instance w Add Wire p Add Pin q Edit Properties f Fit Window c Copy u Undo（在CIW 窗口点击optionUser Preferences Undo Limit 可修改撤消次数。 ） m Stretch 的快捷键 del Delete 的快捷键1.4 创建符号（封装）在需要建立Sy
5、mbol 的原理图中，点击Design Create CellviewFrom Cellview弹出Cell From Cellview窗口，如下图所示：图中Library Name和Cell Name会自动填写为我们所要创建符号的原理图名。点击OK，弹出 Symbol Generation Option 窗口，如下图所示：电路中各个管脚会分别出现在对话框Pin Specifications 所规定的Left Pins、RightPins 、Top Pins 和Bottom Pins 中。设置完成后单击OK，系统会生成并显示一个长方形的 Symbol 符号，通过修改，我们可以创建非门、与门、或
6、门、或非门、1位数值比较器、2位数值比较器的符号。1.5 前仿1.5.1 设置分析环境在原理图编辑窗口下，仿真之前必须先对分析环境进行设置。点击ToolsAnalogEnvironment，首先我们要设置模型库文件的路径，点击SetupModel librarie将库路径设为/mnt/hgfs/D/lib/csmoc/csmcof/models/s05mixddst02v23.scs,将Section 设为 tt,如下图所示：1.5.2 外加激励在4个输入端外加4个5v的激励，并都接地1.5.3 选择分析类型点击AnalysesChoose，可以选择分析类型，这里我们选择Tran（暂态）分析，
7、参数设置如下图所示，我们同样也可以选择dc（直流） 、ac （交流） 、noise（噪声）等作为我们的分析对象。1.5.4 选择输出信号保存点击OutputsSave All，可选择输出，输出信号选择allpub，器件电流选择all 。这样我们可以有选择性的得到我们需要最后看到的信号。1.5.5 产生列表点击Simulation Netlist and Run 可进行仿真，点击后会弹出Welcome to Spectre窗口，点击 OK就开始仿真了,如果提示有错误，就需要修改原理图。通常这样我们无法看到网络表，此时我们可以点击Netlistcreate产生网络表，我们在这里可以看到各个元器件及
8、参数。注意：每次修改原理图都必须检查并保存、产生Netlist，然后再运行。1.5.6 查看结果点击Results Direct PlotTransient Signal 可查看想看的信号，如点击输入端和输出端，再按下Esc，我们就可看到输入与输出的信号了。如下图所示：四、实验小结在实验室呆了1天半左右的时间， 由于平时Candence实验没怎么认真做，所以开始那一天，做的很辛苦，很多东西都不懂，上午基本就学会了建工程和文件，然后画原理图，画的原理图也经常编译时出错，原理图画了又画，当时就觉得很烦；下午，开始仿真，由于对仿真也不熟悉，就不断的问同学、老师，但效果还是不怎么好，自己理解到才能真正做好；晚上继续做，发现了下午没仿真出来的原因，原来是或门电路图画错，于是重新修改，时间关系，没做完；第二天上午继续前一天的图，终于成功仿真出波形。通过这次实验，让我认识到坚持的重要性，第一天看着别人都做出了几个仿真图，而我的还没出结果时，心里很急，一天都没出结果，真有想放弃的冲动，幸好坚持下来了，第二天轻松出结果。这次实验让我学习并掌握国际流行的EDA 仿真软件Cadence的使用方法，完成了2位数值比较器集成电路的设计，并进行了前仿，得出了正确的仿真波形。
